基于FPGA技術的數字調幅系統設計方案

摘 要:分析數字調幅系統優越的技術特性，制定以現場可編程門陣列為核心的數字調幅系統設計方案，實現過程中應用VHDL硬件描述語言對不同的功能模塊進行定義和編程，仿真驗證了系統模塊的功能。仿真正確后，選取滿足要求的可編程器件進行綜合工作。根據測試結果分析，數據滿足設計要求，實現了系統的功能。

關鍵詞:數字調幅系統;可編程門陳列;綜合工作;VHDL

中圖分類號:TN7611文獻標識碼:B

文章編號:1004-373X(2010)02-169-02

Design of Digital Amplitude Modulation System Based on FPGA

GUO Jian

(Urumqi Vocational University，Urumqi，830001，China)

Abstract:The realization method based on Programmable Gate Array (FPGA) is introduced，and its superior technical characteristics are analyzed.According to its characteristic，the high accuracy Digital Amplitude Modulation System using FPGA and Very High Speed Integrated Circuit Hardware Description Language (VHDL) to finish all programs of the digital system.The simulation results indicate and obtain graphs，comparing with the traditional methods and systems，this type of the digital system realized by FPGA have many merits such as high precision，low_power and soon on，which can satisfy the develop tendency of test facility such as digitization and software.

Keywords:digital amplitude modulation system;FPGA;synthesis work;VHDL

0 引 言

數字化、小型化、易于重新配置與軟件化實現是數字系統的發展趨勢。數字調幅信號常用于分析研究被測設備的綜合性能，廣泛應用于科學研究等各個領域。

現場可編程門陣列(Field Programmable Gate Array，FPGA)是20世紀90年代發展起來的大規模可編程邏輯器件[1]。隨著電子設計自動化技術(Electronic Design Automation，EDA)和微電子技術的進步，FPGA具有高集成度、高可靠性等特點，結合其并行的工作方式，在電子產品設計中得到了廣泛的應用[2，3]。

在此介紹一種采用FPGA技術的數字調幅系統的設計方案，使用硬件描述語言進行系統的功能定義，仿真與綜合正確后選用性能可靠的FPGA器件實現系統功能，具有可靠性高、操作簡便等優點。

1 數字調幅系統設計方案

數字調制是用數字基帶信號對高頻載波的一個參量——幅度、頻率或相位進行控制，使高頻載波的幅度、頻率或相位隨數字基帶信號的變化而變化的方法。數字調幅信號是利用代表數字信息(0或1)的基帶矩形脈沖控制一個連續載波振幅形成的 [2，3]。

Xilinx公司提供的Spartan類FPGA主要面向低成本的中低端應用，是性能優良、成本較低的一類FPGA[1-3]，該設計選用Spartan-2E型FPGA器件實現數字調幅系統的設計[4]。系統能夠根據工作需要提供數字調幅功能，設計中使用硬件描述語言(VHDL)對相關功能模塊進行定義，在實現功能仿真驗證正確后使用選定的FPGA器件進行綜合[5，6]。

設計方案中采用FPGA“自頂向下”的設計方法對系統進行定義，結合先進的仿真技術以確保設計的正確性，利用綜合技術把功能描述轉換成具體芯片的網表文件輸出到布局布線器進行布局布線，布局布線結果可返回到同一仿真器進行包括功能和時序的后驗證，以保證布局布線的門延時和線延時不會影響系統的綜合性能。

系統結構框圖如圖1所示。不同模塊的功能如下:

(1) 輸入信號模塊:按系統工作要求輸入準備調幅的數字信號;

(2) 數字調幅系統電路模塊:按設計要求實現數字調幅功能;

(3) 數/模轉換電路模塊:把已實現系統功能要求的數字信號轉換成為模擬量，便于觀察與應用;

(4) 控制信號模塊:產生時鐘控制信號，上升沿工作;產生復位和工作起動信號，用于控制系統的工作過程;

(5) 輸出信號模塊:按工作要求把信號輸出到輸出設備中。

數字調幅系統電路模塊如圖2所示。

圖1 數字調幅系統結構圖

圖2 數字調幅系統模塊圖

圖2中:clk為時鐘信號;Qishi為控制信號;xh1為基帶信號;xh2為數字調幅輸出信號。

2 仿真與綜合分析

2.1 系統功能仿真與綜合

設計方案的功能模塊電路仿真以clk為時鐘信號，上升沿工作使用Modelsim軟件仿真，輸出信號采用16進制表示。使用Synplify pro軟件綜合，綜合時選用Xilinx公司提供的Spartan2e-1.8Volt中XC2S50E的FPGA作為目標器件。

綜合形成RTL(寄存器傳輸級)視圖與技術視圖。RTL視圖是將設計轉換為基本部件連接而成的電路圖，技術視圖是與選定的FPGA器件相關的視圖。

2.2 仿真結果分析

根據圖3~圖5的圖形分析可知，在系統時鐘信號clk是上升沿時且調制工作控制信號Qishi端置于高電平時開始仿真。信號xh1端輸入準備調制的數字信號，信號端zb是數字載波信號，信號端xh2輸出調制后的數字信號。

信號端xh1與zb端是接入的所需的數字信號，在clk上升沿，qishi=“1”時開始仿真。在xh1端接入的欲調制信號是高電平時，輸出端xh2按載波頻率輸出;在xh1端是低電平時，輸出端xh2輸出信號為“0” 。

由上述分析可知，數字調幅調制電路仿真與綜合結果是正確的，滿足了系統設計要求，實現了系統的功能。

圖3 Modelsim軟件對系統仿真后的圖形

圖4 數字調幅系統綜合的RTL視圖

圖5 數字調幅系統綜合的技術視圖

3 結 語

從方案總體分析，該系統功能模塊的生成與處理方法較全面，使用硬件描述語言(VHDL)對不同功能模塊進行了功能設計描述，使用仿真軟件對所設計的不同功能模塊進行了仿真驗證，對仿真圖形進行了認真的分析研究，結果正確，實現了設計方案對系統的功能要求。

參考文獻

[1]Tianbo.Simulation and Experiment on a Buried_Oxide Trench_Gate Bipolar_Mode JFET[J].Journal of Semiconductors2008，10:46-48.

[2]Yangyi.A PVT Tolerant Sub mA PLL for High Speed Links\\.Journal of Semiconductors，2008，10:36-39.

[3]ZhangLeiming.Design of Multi_Standard Select I/O Interface Circuit for FPGA[J].Microelectronics，2008(4):42-45.

[4]Charlie Jenkins.FPGA Designs for Portable Test Gear[J].Test Measurement World，2007，27:23-25.

[5]史彥斌.軟件無線電技術基帶信號處理的研究[D].西安:西北工業大學，2006.

[6]張冬梅，楊建宇，熊金濤.基于FPGA實現DDS技術的雷達波形產生器的設計[J].現代電子技術，2005，28(4):103-105.

[7]周燕，陳烺中，李為民.基于BP神經網絡的彈炮結合系統作戰效能評估[J].系統工程與電子技術，2005(1):84-86.

[8]徐欣.基于FPGA的嵌入式系統設計[M].北京:機械工業出版社，2004.

[9]宋祖順.現代通信原理[M].北京:電子工業出版社，2001.

[10]胡廣書.數字信號處理[M].2版.北京:清華大學出版社，2005.