基于數據選擇器和D觸發器的多輸入時序電路設計

摘 要:為了探索多輸入時序邏輯電路的簡便實現方法，介紹了基于數據選擇器和D觸發器的多輸入時序邏輯電路設計技術。即將D觸發器和數據選擇器進行組合，用觸發器的現態作為數據選擇器選擇輸入變量、數據選擇器的輸出函數作為觸發器的D輸入信號，構成既有存儲功能又有數據選擇功能的多輸入端時序網絡。由觸發器的現態選擇輸入變量、所選擇的輸入變量決定觸發器的次態轉換方向。該方法適合實現互斥多變量時序邏輯電路，且在設計過程中不需要進行函數化簡。

關鍵詞:D觸發器; 數據選擇器; 時序網絡; 多輸入時序邏輯電路

中圖分類號:TP331.1 文獻標識碼:A

文章編號:1004-373X(2010)12-0010-03

Design of Data Multi-input Sequential Logic Circuit Based on Data Multiplexer and D Flip-flop

REN Jun-yuan

(Bohai University， Jinzhou 121000， China)

Abstract:The design technique of multi-input sequential logic circiut based on multiplexer and D flip-flops is introduced to investigate a simple method to realize the multi-input sequential logic circiut， which D flip-flops are combined with multiplexer. Taking the present states as the data multiplexer to select input variables and the output functions of the data multiplexer as the input signals of D flip-flops， the multi-input sequential network with the functions of storage and selection is composed. The input variables are selected according to the present states of D flip-flops， the transformation direction of the next states of D flip-flops is determined by the selected variables. The combination of these two components is suitable to the realization of the mutual exclusion multi-variable sequential logic circuit. The function simplification is unnecessary in design process. This is a new method to design sequential logic circuits.

Keywords: D flip-flop; data multiplexer; sequential network; multi-input sequential logic circuit

在SSI時序邏輯電路設計中，遵循的設計準則是:在保證所設計的時序邏輯電路具有正確功能的前提下，觸發器的激勵函數應最小化，從而簡化電路結構。

用卡諾圖法或公式法化簡觸發器的激勵函數，在多輸入變量時相當繁瑣甚至難以進行。因此，需要尋求多輸入時序邏輯電路簡捷設計方法。

本文給出多輸入變量時序邏輯網絡的一種新型結構:將D觸發器[ 1-10] 和數據選擇器[ 1-10] 進行組合，構成既有存儲功能又有數據選擇功能的多輸入時序網絡[ 1] ，并給出設計過程中不需要進行函數化簡的設計技術。

1 基本原理

1.1 基本多輸入時序網絡

1.1.1 多輸入時序網絡的基本形式

用1個D觸發器和1個2選1數據選擇器構成多輸入時序網絡的基本電路[1]，如圖1所示。

圖1 多輸入時序網絡的基本電路