適用于CCSDS標準的RS(255,223)碼編碼器設計

摘要:研究了在CCSDS標準下RS編碼器的時域編碼方法。分析了RS碼的編碼原理，基本單元電路設計，包括有限域加法器和乘法器，并著重闡述了自然基下常系數并行乘法器的實現方法。在此基礎上，選用系數對稱的生成多項式，在QuartusⅡ5.0編譯環境下設計了RS(255，223)對稱結構的編碼器，節約了硬件資源，給出了仿真結果圖，經檢驗輸出結果正確。采用此方法設計的RS(255，223)編碼器具有控制單元簡單、模塊結構規則，易于FPGA實現，可用于高速場合等特點。

關鍵詞:編碼; 現場可編程門陣列; RS碼編碼器; 并行乘法器

中圖分類號:TN91122文獻標志碼:A

文章編號:10013695(2010)04143004

doi:10.3969/j.issn.10013695.2010.04.062