一種大電壓輸出擺幅低電流失配電荷泵的設計

蔣宇俊　陳東坡

摘 要：在分析了基本鎖相環電荷泵工作機制的基礎上，提出一種新型的電荷泵結構，該電荷泵在非常寬的電壓范圍內具有很低的電流失配，解決了傳統電荷泵結構所具有的電荷注入、時鐘饋通和電荷共享等問題，并且非常容易實現電荷泵充放電電流的數字控制?；赟MIC 0.18 μm CMOSRF工藝庫設計的實際電路，使用Cadence工具仿真結果表明，在電源電壓2.0 V時，輸出電壓為0.3~1.63 V，充放電電流最大失配率小于0.1%，電流絕對值偏移率小于0.6%，說明這種新型電荷泵結構具有良好的性能。

關鍵詞：鎖相環；電荷泵；電流失配；數字控制

中圖分類號：TN432文獻標識碼：B

文章編號：1004-373X(2009)05-153-03

Charge Pump with Wide-range Output Voltage and High Current Matching Characteristics

JIANG Yujun,CHEN Dongpo

(Center for Analog RFIC,School of Microelectronics,Shanghai Jiaotong University,Shanghai,200240,China)

Abstract：Based on analyzing the principle of Charge Pump(CP) of PLL,a new type of CP is presented in this paper.This CP has high current matching characteristics in wide-range output voltage,overcoming the disadvantage in the traditional CP circuit,which includs charge injection,clock feedthrough,and charge sharing.This type of CP can easily control the sourcing/sinking current digitally.The practical circuit is designed based on SMIC 0.18um CMOSRF technology,the simulation by Cadence tools shows that at 2V supply voltage,the sourcing/sinking current′s largest mismatch can achieve smaller than 0.1% and the absolute mismatch of current is smaller than 0.6% when the output voltage varies from 0.3V to 1.63V,indicating that this type of CP has a good performance.

Keywords：phase locked loop；charge-pump；current mismatch；digital control

0 引 言

CMOS電荷泵鎖相環以其高速、低抖動、低功耗和易集成等特點，已廣泛用于接收機芯片、時鐘恢復電路中，如圖1所示，電荷泵對整個電荷泵鎖相環性能具有關鍵的作用，如果電荷泵的充放電電流能夠在很大的輸出電壓范圍內具有高精度的匹配，在PLL鎖定某個頻率時，LPF提供給VCO的控制電壓將是一個常數，它將顯著降低VCO輸出頻率的抖動，提高VCO的相位噪聲特性，并且VCO可以具有很大的調諧范圍［1］。

圖1 電荷泵鎖相環結構圖

1 傳統電荷泵工作機制

傳統電荷泵結構如圖2所示。

圖2 傳統電荷泵結構

它主要由兩個受控開關的電流源組成，通過PFD比較

F璻ef和F璬iv的相位，如果F璻ef相位超前于F璬iv，則輸出UP為高電平，DN為低電平，I璾p給LPF電容充電，使得VCO的控制電壓上升，控制VCO的輸出信號頻率升高；如果F璬iv相位超前于F璻ef，則輸出UP為低電平，DN為高電平，LPF電容通過I璬own放電，使得VCO的控制電壓下降，控制VCO的輸出信號頻率降低；如果F璻ef和F璬iv的相位相同，PLL達到鎖定狀態，則UP和DN信號控制充放電電流源同時打開或關閉，具體工作狀態如表1所示。

表1 傳統電荷泵工作狀態

UPDN備注

10F璻ef相位超前于F璬iv，電荷泵為LPF電容充電

01F璬iv相位超前于F璻ef，電荷泵為LPF電容充電

11鎖定狀態，充放電電流源同時打開

00鎖定狀態，充放電電流源同時關閉

在電路鎖定狀態，為了消除PFD的死區，電荷泵的充放電電流源在每個周期需要同時打開一段時間，如果這兩個電流源的電流大小不精確匹配，假設I璾p大于I璬own，則將有I璾p減去I璬own大小的電流為LPF電容充電，使得VCO的控制電壓升高，繼而使得VCO的輸出頻率發生變化，降低了輸出時鐘的噪聲性能。而在電荷泵的充放電電流同時關閉時，由于MOS管開關的源極和漏極寄生電容以及溝道反型層中存儲了電荷，導致電荷注入到LPF的電容上，從而引起VCO輸出頻率的變化，克服電荷共享最有效的方法是在充放電開關斷開時用單位增益運放將輸出電壓復制到電流源漏端［2］。由電荷泵的非理想特性導致的開關時間延時、充放電電流失配和電荷注入引起的PLL輸出信號的相位偏差為：

φ=2πΔT璷nT璻ef*ΔiI璫p+ΔT璷nT璻ef*2π*Δt璬T璻ef

(1)

式中：ΔT璷n為充放電電流源同時打開時間；T璻ef為參考時鐘信號周期；Δi為電荷泵的失配電流；I璫p為電荷泵充放電電流；Δt璬為電荷泵開關延時時間［3,4］。式(1)表明,在參考頻率固定時，可以通過減小失配電流和縮短開關同時打開時間來減小輸出信號的相位誤差，而ΔT璷n需要用來克服PFD的死區［5］，因此，充放電電流的匹配程度對電荷泵的主要性能影響很大，提高充放電電流的匹配特性在設計電荷泵時需要著重考慮。

2 新型電荷泵設計

圖3為本文提出的新型電荷泵結構，其中M1~M12構成一個一級的軌到軌運算放大器［6］，M1和M2構成這個運算放大器的P管輸入極，M3和M4構成N管輸入級，M7~M12構成運放的電流求和電路，將差分輸入產生的小信號電流轉換成單端的電壓輸出［7］，M15~M18構成這個運算放大器的第二級，M16的漏極接到M1的柵極構成單位負反饋，因此可以保證M1和M2的柵極具有相同的電壓，也就是說M15和M19具有相同的漏極電壓，M17和M21也具有相同的漏極電壓。M16和M18的柵極分別接到最低電位和最高電位，使這兩個管子都工作在深線性區［8］,所以M15~M18這條支路始終有電流，電流大小為：

I15,16,17,18=(W/L)18(W/L)0I璻ef

(2)

這個電流并不受UP和DN的信號狀態影響。A，B在UP和DN同時為低電平時分別為高電平和低電平，否則為低電平和高電平。假設:

(W/L)19(W/L)15=(W/L)20(W/L)16=(W/L)21(W/L)17=(W/L)22(W/L)18=α

(3)

圖3 大電壓輸出擺幅低電流失配電荷泵結構

下面分析這個電荷泵的四種工作狀態：

(1) 狀態1：UP為高電平，DN為低電平，電荷泵為LPF充電開關管M20打開，M22關閉。由于運算放大器的存在，M15和M19的三個端口都處在相同的電位，因此I19=αI15，電荷泵以αI15大小的電流對LPF電容充電。

(2) 狀態2：UP為低電平，DN為高電平，LPF通過電荷泵放電開關管M20關閉，M22打開。由于運算放大器的存在，M17和M21的三個端口都處在相同的電位，因此I21=αI17，電荷泵以αI17大小的電流對LPF電容放電。

(3) 狀態3：UP，DN同時為高電平，LPF輸出電壓保持穩定開關管M20，M22同時打開。在正常工作狀態下，因為運放的存在，使得 I21=αI17，I19=αI15，而I17=I15，因此I21=I19。M19中的電流全部從M21中流到地，因此LPF電容電壓保持不變。

(4) 狀態4：UP，DN同時為低電平，LPF輸出電壓保持穩定開關管M20，M22同時關閉，此時A，B分別為高電平和低電平，控制開關管

M′20,

M′22

同時打開，因此M19和M21的漏極電壓都為LPF上的電容電壓，克服了電荷共享［9］。

本結構還可以輕易地實現充放電電流的數字控制，如圖3框內所示，假設：

(W/L)23(W/L)15=(W/L)24(W/L)16=(W/L)25(W/L)17=(W/L)26(W/L)18=β

(4)

則可以通過2個比特控制充放電電流的三種可能(另一種充放電電流的可能為0 mA)，分別為：αI璻ef，βI璻ef，(α+β)I璻ef，這在PLL的設計中具有實際意義，因為充放電電流的大小直接影響PLL的帶寬［10］，因此可以根據實際情況調整電荷泵的充放電電流來調整PLL的帶寬，實現帶寬可數字控制的PLL系統。

3 仿真結果

電荷泵電路采用SMIC 0.18 μm CMOSRF工藝庫設計，充放電電流為0.4 mA，基于Cadence SpectreRF仿真得到充放電電流隨輸出電壓變化的曲線如圖4所示，可以看到，輸出電壓在0.3~1.62 V內，充放電電流最大失配率小于0.1%，電流絕對值偏移率小于0.6%。

圖4 電荷泵充放電電流匹配效果

在UP高電平比DN高電平多50 ns，CP接100 pF負載電容時仿真得到圖5所示電荷泵充電效果曲線。

圖5 電荷泵充電效果

在UP高電平比DN高電平少50 ns，CP接100 pF負載電容時仿真得到圖6所示電荷泵放電效果曲線。

從仿真效果曲線可以看出，電荷泵輸出電壓只在狀態1和狀態2時才發生改變，輸出電壓變化平穩，無抖動，在狀態3和狀態4時，輸出電壓保持不變。

4 結 語

提出一種新型的電荷泵結構，電路采用軌到軌(rail-

圖6 電荷泵放電效果

to-rail)的運算放大器來保證充電電流和放電電流的精確復制，采用SMIC 0.18 μm CMOSRF工藝設計的實際電路仿真結果表明，該結構在很大的電壓范圍內具有充放電電流精確匹配的特性，消除了傳統電荷泵存在的非理想特性，并且容易實現充放電電流的數字控制，從而實現PLL帶寬的數字控制，對PLL的設計具有實際意義。

參考文獻

［1］Behzad Razavi.模擬集成電路設計［M］.陳貴燦，譯.西安：西安交通大學出版社,2002.

［2］薛珂，馮軍.恒定、匹配的大電流輸出電荷泵電路［J］.上海交通大學學報,2007,41(S2):5-8.

［3］Woogeun Rhee.Design of High-performance CMOS Charge Pumps in Phased-locked Loops［J］.IEEE Circuits and Systems,1999:545-548.

［4］Robert C Chang,Lung-chin Kuo.A New Low-voltage Charge-Pump Circuit for PLL ［J］.IEEE Circuits and Systems,2000:701-704.

［5］王烜，來金梅，孫承綬，等.用于高速PLL的CMOS電荷泵電路［J］.復旦大學學報:自然科學版，2005，44(6)：930-933.

［6］謝長焱，何怡剛.低電壓全擺幅恒跨導CMOS運算放大器的設計［J］.吉首大學學報：自然科學版，2006，27(5)：45-48.

［7］嵇楚，葉凡，任俊彥，等.一種帶寬恒定跨導軌對軌運算放大器的設計［J］.微電子學，2003，33(6):550-553.

［8］Phillip E Allen,Douglas R.Holberg.CMOS Analog Circuit Design［M］.Second Edition.USA:Oxford University Press,2003.

［9］胡錦，龍暉，易峰.一種高電流匹配精度電荷泵電路設計［J］.宇航計測技術，2007，27(2)：45-49.

［10］劉臻.高性能電荷泵電路設計［J］.微計算機信息，2007，23(2)：302-303.

作者簡介 蔣宇俊 男，1985年出生，江西吉安人，碩士研究生。研究方向為模擬射頻集成電路設計。

陳東坡 男，1981年出生，講師，研究員。研究方向為模擬射頻集成電路設計。