基于單邊沿觸發(fā)器的雙邊沿時序電路設計

摘要：從同步時序電路的邏輯功能入手，介紹了基于單邊沿觸發(fā)器的雙邊沿同步時序電路設計方法，并引出脈沖倍頻器，最后給出了基于單邊沿觸發(fā)器設計雙邊沿時序電路的方法。

關(guān)鍵詞：單邊沿觸發(fā)器；倍頻器；雙邊沿；時序電路

中圖分類號：TP311文獻標識碼：A 文章編號：1009-3044(2008)14-20875-03

1 引言

在時序邏輯系統(tǒng)中，邏輯功能的實現(xiàn)是依靠時鐘脈沖觸發(fā)觸發(fā)器的翻轉(zhuǎn)來實現(xiàn)的，時序系統(tǒng)的時鐘脈沖是唯一一直在跳變的信號，是系統(tǒng)動態(tài)功耗的主要來源之一，若能提高時鐘脈沖的利用率，則完成相同的邏輯功能就可以減少時鐘脈沖數(shù)， 也就降低了功耗。傳統(tǒng)的單邊沿觸發(fā)器，它只利用了時鐘一個方向上的跳變，另一個方向上的邊沒有被利用，浪費了大量的功耗。因此，如果觸發(fā)器對時鐘信號的兩個邊沿都能敏感，則時鐘信號因冗余跳變而消耗的一半功耗便消除。也就是說，在時序電路設計中采用雙邊沿可觸發(fā)器，在保持原有數(shù)據(jù)處理頻率的條件下，時鐘信號的頻率可以減半。由于時鐘頻率的降低，電路所需的工作電壓也可相應地降低，由此便可使數(shù)字系統(tǒng)的功耗大幅減少[1]。

目前，對于雙邊沿觸發(fā)器的設計，已有很多文章發(fā)表，不再贅述。而對于雙邊沿觸發(fā)器的應用，文獻[2]提出了電路設計的方法。本文將在傳統(tǒng)單邊沿觸發(fā)器設計的時序電路的基礎上，探討如何用單邊沿觸發(fā)器設計的時序電路對時鐘信號的兩個邊沿都能敏感，從而得到雙邊沿時序電路的設計方法。

2 理論基礎

2.1 同步時序電路的CP控制

同步時序電路的狀態(tài)保持有兩種方式：一種是激勵為保持方式加有效邊沿觸發(fā)，例如JK觸發(fā)器，J=K=0加有效邊沿觸發(fā)；另一種是不管什么激勵，CP邊沿來時，觸發(fā)器沒有得不到邊沿；那么可推出在激勵為保持方式下，有沒有有效的CP邊沿狀態(tài)都是保持。

把現(xiàn)態(tài)之前的狀態(tài)稱為前態(tài)，把前態(tài)時對應的外輸入稱為前輸入；現(xiàn)態(tài)是由前態(tài)和前輸入決定的，所以把前態(tài)和前輸入稱為現(xiàn)因，既現(xiàn)態(tài)的因；自然現(xiàn)態(tài)和現(xiàn)輸入稱為次因，次態(tài)的因；當然狀態(tài)的轉(zhuǎn)換還需要有效邊沿的觸發(fā)，但是若次因和現(xiàn)因相同，則可斷言，次態(tài)就和現(xiàn)態(tài)相同，次態(tài)為現(xiàn)態(tài)的保持，則在現(xiàn)因和次因相同情況下，給主觸發(fā)器提供不提供有效的邊沿都不影響次態(tài)，次態(tài)就是現(xiàn)態(tài)的保持。因不變，即激勵為保持方式，狀態(tài)就保持，提不提供有效邊沿都不影響邏輯功能，接著若狀態(tài)要轉(zhuǎn)變，必為因先轉(zhuǎn)變，所以因一變時，就必須及時為觸發(fā)器提供有效的觸發(fā)邊沿，以免丟失邊沿，造成電路工作不正常。也就是由因變來決定邊沿的提供方案。電路上表現(xiàn)為測因定邊沿功能，圖1框圖中的翻轉(zhuǎn)檢測電路就是用來測因變情況的，它將現(xiàn)因與次因進行比較，因變時，翻轉(zhuǎn)電路就輸出一個脈沖，否則無脈沖輸出。進而給CP控制電路提供信息，形成相應的控制方案，配合開關(guān)，對CP取等或取反，為觸發(fā)器提供正確的觸發(fā)信號。如果，電路現(xiàn)態(tài)和次態(tài)總是不相同，就能在CP邊沿到來時不斷為主觸發(fā)器提供有效觸發(fā)邊沿，就能達到用單邊沿觸發(fā)器設計雙邊沿時序電路。

2.2 雙邊沿同步時序電路框圖

從框圖1看，比傳統(tǒng)同步計數(shù)器多了翻轉(zhuǎn)檢測電路、CP控制信號形成電路和開關(guān)，其翻轉(zhuǎn)檢測電路輸入取自電路狀態(tài)Q，CP經(jīng)開關(guān)加入各個單邊沿觸發(fā)器的觸發(fā)端，其它部分都與傳統(tǒng)同步計數(shù)器沒有區(qū)別。

由于單邊沿觸發(fā)器，只能對CP的上升沿或下降沿中的一個邊沿敏感，而要使其對CP的上升沿和下降沿敏感，則須將另一個單邊沿觸發(fā)器不敏感的CP邊沿進行取反，且取反前必須保證CP脈沖的前一個邊沿，即觸發(fā)器敏感的邊沿，對觸發(fā)器的觸發(fā)翻轉(zhuǎn)已經(jīng)完成了，否則，可能引起電路不能正常完成翻轉(zhuǎn)到次態(tài)，造成電路紊亂，不能正常工作；所以，就需要對電路的翻轉(zhuǎn)完成沒有進行檢測。

翻轉(zhuǎn)檢測電路用于檢測觸發(fā)器狀態(tài)翻轉(zhuǎn)完成了沒有，每個CP邊沿來時，就將邊沿之前的狀態(tài)和外輸入進行鎖存，把邊沿后的狀態(tài)稱為現(xiàn)態(tài)的話，鎖存的就是現(xiàn)因，而現(xiàn)態(tài)和現(xiàn)態(tài)對應的外輸入就是次因，是下個CP邊沿后出現(xiàn)的次態(tài)的因，邊沿后把鎖存的現(xiàn)因和次因進行比較，若不相同，輸出一個邊沿給CP控制信號形成電路，若電路狀態(tài)總是隨CP跳變而跳變，次因與現(xiàn)因不相同，翻轉(zhuǎn)檢測電路總能在邊沿后輸出一個邊沿。但是，在CP邊沿出現(xiàn)后，主觸發(fā)器的翻轉(zhuǎn)需要時間，在沒有翻轉(zhuǎn)完成前，電路的狀態(tài)與前態(tài)相同，檢測電路輸出無跳變，直到主觸發(fā)器完成翻轉(zhuǎn)，使得電路的狀態(tài)與前態(tài)不同，則檢測電路跳變輸出一個邊沿，這個邊沿可以看成電路翻轉(zhuǎn)已經(jīng)完成，所以，稱為翻轉(zhuǎn)檢測電路。

CP控制信號形成電路，是根據(jù)翻轉(zhuǎn)檢測電路的輸出，產(chǎn)生相應的取等或取反的開關(guān)門控信號。

開關(guān)是在CP控制信號形成電路輸出的門控信號作用下對CP進行取等或取反操作，使得cp'=cp或cp'=cp。例如，主觸發(fā)器為上升沿有效，則在CP上升沿以后，即為高電平時，且由CP上升沿的觸發(fā)引起的電路翻轉(zhuǎn)完成后，對CP取反，使之接下來的下降沿變?yōu)樯仙赜|發(fā)信號。

與傳統(tǒng)同步時序電路比就是多存“因”、比較、CP控制信號形成和開關(guān)電路。那么若是輸入和主觸發(fā)器個數(shù)很多，則存“因”和比較電路單元就要很多，復雜度增加，沒有意義。那么可以采用增態(tài)辦法來簡化電路，后面可以看到，也就是增加了倍頻單元來簡化用單邊沿觸發(fā)器構(gòu)造雙邊沿時序電路的設計。

2.3 簡例敘述工作原理

選用上升沿有效的T觸發(fā)器設計如表1功能的同步四進制計數(shù)器。

用下降沿JK觸發(fā)器和非門，構(gòu)成上升沿有效的T觸發(fā)器，DLatch為D鎖存器，低電平有效，高電平寫入，低電平保持；經(jīng)EWB仿真，可以實現(xiàn)其邏輯功能。電路利用CP脈沖的兩個邊沿，下降沿和上升沿，提高了邊沿利用率，實現(xiàn)了利用單邊沿觸發(fā)器設計雙邊沿計數(shù)器。

由于兩個主觸發(fā)器，所以要兩個存“因”和比較電路單元來構(gòu)成翻轉(zhuǎn)檢測電路，而且次態(tài)和現(xiàn)態(tài)總是不同，所以，主觸發(fā)器總能在對應CP邊沿得到有效的上升沿。從狀態(tài)上看，F(xiàn)F0的次態(tài)和現(xiàn)態(tài)總是不同，所以只要檢測Q0就可以了，只要一個存“因”和比較電路單元來構(gòu)成翻轉(zhuǎn)檢測電路就能滿足。電路就可以得到簡化，電路可改為如圖3。

也就是說，電路中有一個主觸發(fā)器的狀態(tài)總是變化的，那么只要對一個狀態(tài)總是變化主觸發(fā)器的狀態(tài)進行檢測，配合CP控制信號形成電路和開關(guān)，那么所有主觸發(fā)器就總能在對應CP邊沿得到有效的觸發(fā)邊。也就是，將CP倍頻后觸發(fā)器所有單邊沿觸發(fā)器。那么可得倍頻器如圖4。

占空比調(diào)整以滿足觸發(fā)器的翻轉(zhuǎn)延遲，且CP'上升沿與CP的邊沿對齊。

有了倍頻單元電路，只要在傳統(tǒng)的時序電路的基礎上，加入倍頻電路就可以實現(xiàn)用單邊沿觸發(fā)器設計雙邊沿時序電路。

3 雙邊沿時序電路設計舉例

設計8421編碼雙邊沿異步十進制減法計數(shù)器。

在傳統(tǒng)單邊沿異步十進制減法計數(shù)器[3]設計的基礎上加入倍頻器實現(xiàn)雙邊沿異步十進制減法計數(shù)器，由于FF0的狀態(tài)總是變化的，所以又可以作為倍頻器的主觸發(fā)器，因此，可得邏輯圖圖5。

經(jīng)EWB仿真，可以實現(xiàn)其邏輯功能。電路利用CP脈沖的兩個邊沿，下降沿和上升沿，提高了邊沿利用率，實現(xiàn)了利用單邊沿觸發(fā)器設計雙邊沿時序電路。為了驗證正確性，還進行了實際電路的連接，可以實現(xiàn)邏輯功能。

4 結(jié)論

本文分析了利用單邊沿觸發(fā)器實現(xiàn)雙邊沿時序路的方法，在傳統(tǒng)單邊沿觸發(fā)器設計的同步時序電路的基礎上，利用翻轉(zhuǎn)檢測電路、CP控制電路和開關(guān)實現(xiàn)用單邊沿觸發(fā)器設計雙邊沿同步時序電路的方法，進而得到脈沖倍頻器，利用倍頻器簡易實現(xiàn)用單邊沿觸發(fā)器設計雙邊沿時序電路的方法。

由于雙邊沿同步時序電路對時鐘信號的兩個邊沿都能敏感，提高了CP脈沖邊沿的利用率，時鐘信號因冗余跳變而消耗的一半功耗便消除，時鐘頻率可降低，電路所需的工作電壓也可相應地降低，由此便可使數(shù)字系統(tǒng)的功耗大幅減少。

更為重要的是可以不用雙邊沿觸發(fā)器來實現(xiàn)雙邊沿時序電路，用單邊沿觸發(fā)器就可以實現(xiàn)，為常用的單邊沿觸發(fā)器設計雙邊沿時序電路提供了一種方法，使單邊沿觸發(fā)器的使用范圍得到擴展。

參考文獻：

[1] 趙敏笑，陳桂蘭，陳偕雄.基于低功耗雙邊沿T觸發(fā)器的異步時序電路設計[J].科技通報， 2007，23(3):430-433.

[2] 趙敏笑，余紅娟，陳偕雄.基于低功耗雙邊沿JK觸發(fā)器的異步時序電路設計[J].浙江大學學報(理學版)，2005， 32(1):45-48.

[3] 閻石，主編.數(shù)字電子技術(shù)基礎[M].北京：高等教育出版社，1988.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文