基于Ｂｌａｃｋｆｉｎ ５３１和ＦＰＧＡ的繼電保護測試儀的設計

摘 要：隨著計算機技術的飛速發(fā)展，繼電保護測試儀也不斷地向嵌入式計算機系統(tǒng)方向發(fā)展，對繼電保護測試儀硬件的小型化、高指標、高智能化提供了擴展空間。在傳統(tǒng)的繼電保護測試儀的基礎上提出了采用DSP和FPGA的繼電保護測試儀，該測試儀以ADI公司DSP Blackfin531為核心控制器，以FPGA(EP1C6Q240C8)為核心的任意波形發(fā)生器，采用USB總線進行上下位機之間的通訊，實現(xiàn)了準確模擬電力系統(tǒng)常態(tài)和故障態(tài)波形。



關鍵詞：BF531;FPGA;USB通訊;任意波形發(fā)生器

中圖分類號：TP274 文獻標識碼：B

文章編號：1004373X(2008)0112403

Design of Relay Protection Testing Device Based on Blackfin 531 and FPGA



ZHU Wengang，HU Renjie，LU Jianjun

(Southeast University，Nanjing，210096，China)



Abstract：Along with the quick development of computer technology，relay protection testing device is developing to embedded system.This provides the hardware system of relay protection testing device a very expanding space to be integrated，minimized，high characteristic，high performance.Based on traditional relay protection testing device，a DSP and FPGA for relay protection testing device is adopted.Using DSP Blackfin531 of AD Company as lower core communications controller，using FPGA as AWG and taking USB bus as communication method exactly simulate normal and fault wave in electrical system.



Keywords：BF531;FPGA;USB communication;AWG



隨著電力系統(tǒng)的迅速發(fā)展，要求繼電保護裝置日趨完善和可靠。繼電保護測試儀的開發(fā)和應用，大大提高了繼電保護裝置的測試水平，對保證繼電保護的正確動作，提高電網(wǎng)的安全水平有積極的現(xiàn)實意義。為了滿足市場需求和提高產(chǎn)品的競爭力，提出了一種基于DSP+FPGA的繼電保護測試儀。

1 系統(tǒng)的硬件結(jié)構

該繼電保護測試儀由微處理器、系統(tǒng)存儲器、USB通訊接口和信號發(fā)生器等單元構成，如圖1所示。

2 主控制電路硬件設計

主控制電路硬件設計主要介紹存儲器和USB通訊模塊的功能。

2.1 主控制電路圖

主控制電路采用AM29LV800DB和K4S561632E作為存儲器，F(xiàn)T245BM作為上下位機USB通訊芯片，電路圖如圖2所示。

2.2 芯片介紹

2.2.1 BF531

16位定點DSP Blackfin531可以實現(xiàn)400 MHz的連續(xù)工作，主要特點有：靈活的軟件控制動態(tài)電源管理；4 GB統(tǒng)一尋址空間；L1指令存儲器包括32 kB應用靈活的SRAM和ROM；L1數(shù)據(jù)存儲器包括16 kB的Bank，可配置為SRAM和Cache；支持片外同、異步存儲器并具有2個雙通道全雙工同步串行接口和一個支持IrDA的通行串行口，12個通道的DMA，16個GPIO；3個定時/計數(shù)器；支持PWM等；提供與SDRAM的無縫連接。

2.2.2 FLASH

AM29LV800B除了存儲基波數(shù)據(jù)，還需要存儲用戶程序。連接FLASH的片選信號與BF531的AMS0相連，其地址設為0x20000000，系統(tǒng)上電后，首先運行固化在FLASH中的BootLoader代碼，然后進入用戶程序，使系統(tǒng)開始工作。

2.2.3 SDRAM(同步動態(tài)隨機訪問存儲器)

在故障再現(xiàn)測試中，由于上位機記錄的數(shù)據(jù)量大，于是采用大容量的SDRAM來存取故障再現(xiàn)波形數(shù)據(jù)，BF531也提供了無縫的SDRAM接口，為設計提供了方便。SDRAM采用了三星的16位、32 MB的K4S561632E，具有價格低廉、密度高、數(shù)據(jù)讀寫速度快的優(yōu)點，但是SDRAM存儲體結(jié)構與RAM有較大的差異，其控制時序和機制也比較復雜，限制了SDRAM的使用。SDRAM的操作過程分為：初始化操作，讀操作、寫操作、自動刷新操作。

BF531中SDRAM寄存器的初始化設置：



經(jīng)過寄存器初始化設置后就可以讀寫SDRAM了。

2.2.4 USB接口芯片F(xiàn)T245BM

FT245BM集成了USB 1.1/2.0通信協(xié)議和外設接口，可以方便地實現(xiàn)USB主機與外設MCU的接口，其數(shù)據(jù)傳輸速率可達1 MB/s。FT245BM內(nèi)部128 B的接收FIFO和384 B的發(fā)送FIFO大大提高了USB主機與外設的通信質(zhì)量。另外，F(xiàn)T245BM還具備33 V的LDO調(diào)整器、8位頻器、USB數(shù)據(jù)時鐘恢復PLL，USB數(shù)據(jù)收發(fā)器，且E2PROM接口邏輯單元可外接串行存儲器93C46，以實現(xiàn)USB VID，PID，序列號和設備說明字符串的存儲。使用FT245BM可大大簡化其外圍電路，使用戶設備更趨于小型化。采用FT245BM接收和發(fā)送數(shù)據(jù)的時序圖及流程圖如圖3~圖5所示。

3 信號發(fā)生器電路設計

測試儀所需要實現(xiàn)的是通過三相交流電的A、B、C相電流和電壓通道，產(chǎn)生能夠模擬電力系統(tǒng)各種故障狀況下電流電壓的波形。實際上是構建用于模擬電力系統(tǒng)故障狀態(tài)的任意波形發(fā)生器。由此可見，任意波形發(fā)生器(AWG)是繼電保護測試裝置的核心單元，他負責產(chǎn)生常規(guī)測試中所需要輸出的波形。

3.1 任意波形發(fā)生器硬件結(jié)構

如圖6所示，任意波形發(fā)生器由ＡＷＧ控制器、頻率合成器、波形數(shù)據(jù)存儲器、波形輸出DA7847、幅度控制DA5648等模塊組成。

3.2 AWG控制器

設計中采用的是Cyclone系列中的一款FPGAEP1C6Q240C8。該型號產(chǎn)品的主要特點有：240個管腳(185個可用IO口)，2個PLL；專用接口支持高速存儲器件，包括133 MHz(266 Mb/s) DDR SDRAM和FCRAM器件；還支持SDR SDRAM接口;5 980個LE，20塊M4K RAM；支持多種配置模式，如AS，PS，JTAG等。

3.3 頻率合成器

頻率合成器主要用于為地址發(fā)生器提供頻率可調(diào)的時鐘信號，在此采用AD公司的AD9850。AD9850是美國ADI公式生產(chǎn)的最高時鐘速率為125 MHz，采用先進的CMOS技術制造出來的直接數(shù)字式頻率合成器，他內(nèi)部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，能實現(xiàn)全數(shù)字編程控制的頻率合成器和時鐘發(fā)生器。

任意波形發(fā)生器的邏輯設計采用改進的DDS技術，其核心邏輯全部在FPGA中編程實現(xiàn)，其總體邏輯結(jié)構圖如圖7所示。可以看出，系統(tǒng)邏輯部分的核心是地址發(fā)生器，他也是DDS技術的核心。另外還包括DDS工作方式寄存器、地址選擇、數(shù)據(jù)選擇、地址譯碼、分頻電路等。

邏輯設計實現(xiàn)的基本功能有：四種工作方式間切換，并協(xié)調(diào)設備正常工作；DDS的基本功能；地址發(fā)生器可以設置起始/終止地址；選擇來自DSP或是地址發(fā)生器的地址信號；產(chǎn)生正確讀SRAM的時序；對外圍器件的地址正確譯碼。系統(tǒng)邏輯軟件結(jié)構如圖8所示。



4 軟件測試

系統(tǒng)主要的測試分為兩大類，順序測試和搜索測試。其中順序測試是指在一定范圍內(nèi)輸出信號從一個常態(tài)(normal)開始，各個信號通道的參量(幅值、相位、頻率)從設置的起始狀態(tài)逐漸向設定的故障態(tài)(fault)轉(zhuǎn)變，測試電壓、電流、頻率等繼電器的動作狀況。搜索測試是指輸出的信號從常態(tài)(normal)到故障態(tài)(fault)的反復過程，測試繼電保護裝置是否動作。順序測試和搜索測試流程圖和波形圖如圖9~圖12所示。

5 結(jié) 語

本設計將DSP和FPGA結(jié)合應用在一起，具有控制

靈活、高精度和高速的特點，可以產(chǎn)生8通道0～25 kHz的正弦波、三角波、鋸齒波和方波，波形的失真度低，測試精度達毫秒級，能準確地模擬出電力系統(tǒng)的常態(tài)和故障態(tài)波形。

參 考 文 獻

［1］陳峰.Blackfin系列DSP原理與系統(tǒng)設計[M].北京:電子工業(yè)出版社，2004.

［2］胡仁杰.高分辨率任意波形發(fā)生器的實現(xiàn)[J].東南大學學報:自然科學版，2002，32(4):576-580.

［3］ADSP-BF533 Blackfin Processor Hardware Reference，Analog Devices.Ltd，2003.

［4］FT245BM Datasheet，F(xiàn)uture Technology Devices Intl.Ltd，2004.

［5］Cyclone Device Handbook，Altera Corporation，2005.

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文?！?/p>