４～８ＧＨｚ寬帶頻率合成器的設計

摘 要：研究了一種采用ADI公司的ADF4153小數N分頻PLL頻率合成器芯片來實現寬頻帶、小步進的頻率合成器的方法。ADF4153可以實現無線通信系統接收機和發射機中本地振蕩器，他包括低噪聲的數字鑒頻鑒相器、電荷泵和可編程分頻器。該頻率合成器頻率范圍4～8 GHz，步進1 MHz，且在8 GHz輸出時，相位噪聲低于-85 dBc/Hz@1 kHz。



關鍵詞：ADF4153；頻率合成器；小數分頻；PLL

中圖分類號：TN41，TP33 文獻標識碼：B

文章編號：1004373X(2008)0106602

Design of 4～8 GHz Wideband Frequency Synthesizer



WANG Lijun，LIU Guanghu

(School of Electronic Engineering，University of Electronic Science Technology of China，Chengdu，610054，China)



Abstract：A method of implementation of frequency synthesizer with wideband and small step is introduced，of which ADF4153 chip of ADI Company，fractional-N frequency synthesizer is adopted.The ADF4153 can implements local oscillators in wireless receivers and transmitters.It consists of a low noise Phase Frequency Detector(PFD)，a charge pump and programmable dividers.The frequency scope of the frequency synthesizer is from 4 to 8 GHz and the step is 1 MHz，and when 8 GHz is put out，phase noise is less than-85dBc/Hz.



Keywords：ADF4153；frequency synthesizer；fractional-N;PLL



頻率合成器是以一個高精確度和高穩定的石英晶體振蕩器為基準參考頻率，通過加、減、乘、除四則運算，獲得與石英晶體振蕩器同樣精確度和穩定度的頻率源。目前，頻率合成器已成為通信設備、電子對抗、雷達、精密測量儀器的重要部件^[1]。鎖相環頻率合成器是現今應用最為廣泛的一種頻率合成器，他具有輸出頻率范圍大，雜散抑制特性好的特點。

1 鎖相環頻率合成器的基本原理

鎖相環是一個相位的負反饋控制系統，鎖相環頻率合成器主要包括：鑒相器(PD)、環路濾波器(LF)、電壓控制振蕩器(VCO)和可編程N分頻器。系統框圖如圖1所示。

fr為來自晶體振蕩器的輸入參考頻率；fo為VCO的輸出頻率；fd為VCO的輸出頻率經N分頻后所得的頻率：



當環路鎖定時，鑒相器的兩個輸入頻率相等:

N為不同值時，輸出頻率fo也隨之變化，當N為整數時，輸出頻率fo以fr為增量變化，也即頻率分辨力fr，當N為小數時，輸出頻率以低于fr的頻率為增量變化，也即頻率分辨力小于fr。所以采用小數分頻合成器可以在不降低輸入參考頻率的情況下提高頻率分辨力。

2 方案設計與分析

頻率合成器的技術指標有：

輸出頻率:4～8 GHz;

頻率間隔:1 MHz;

輸出雜散:-60 dBc;

輸出功率:13 dBm;

輸出相噪:-85 dBc/Hz@1 kHz。

如果采用整數分頻合成器的方案，則參考鑒相頻率為1 MHz，當輸出頻率為8 GHz時，分頻比N=8 000，相噪惡化20 log N=78 dB，根據帶內相位噪聲計算公式：

可以計算得出鎖相環芯片的歸一化基底噪聲至少要-223 dBc/Hz，才能滿足-85 dBc/Hz@1 kHz的相位噪聲指標。所以考慮使用小數分頻合成器，因為他可以在不降低輸入參考頻率的情況下提高頻率分辨力，也即與整數分頻合成器相比，可以在不改變頻率分辨力的情況下，提高鑒相頻率，這樣可以改善相位噪聲。

本方案選用ADI公司的ADF4153芯片，該芯片的最大鑒相頻率為32 MHz，最大輸出頻率為4 GHz。因為要求的輸出最大頻率為8 GHz，所以可以在VCO和N可編程分頻器前加一個2分頻器，則輸入N可編程分頻器的頻率范圍為2～4 GHz，滿足ADF4153最大輸出頻率為4 GHz的要求。VCO采用Hittite公司的HMC586LC4B。由于4 GHz的二次諧波在4～8 GHz的范圍內，所以在輸出部分要分段濾波，可以將4～8 GHz分為4～6 GHz和6～8 GHz這兩個頻段。

系統方案原理框圖如圖2所示。

對于ADF4153:

RFout=fPDF×N，N=INT+(FRAC/MOD)

其中：RFout為射頻輸出頻率;

fPDF為鑒相頻率;

N為分頻比。

當輸出頻率大于2 GHz時，INT的最小值為91。要滿足INT的最小值為91的要求，則鑒相器的最大頻率為2 000/9122 MHz，所以鑒相頻率選為20 MHz。MOD=fPDF/fREF，fREF為頻率間隔，因為在VCO和N可編程分頻器之間加了個2分頻器，所以ADF4153的跳頻間隔為1/2=05 MHz，MOD=20/05=40^[2]。

環路濾波器的性能決定了鎖相環的主要性能，他是鎖相環設計的重要部分。本系統的輸出頻率較大，VCO的控制電壓最大時要求14 V，所以簡單的無源濾波器不能滿足要求，本系統采用帶放大功能的無源三階濾波器，電路圖如圖3所示。



通過以上算法，可以求出環路濾波器的元件參數值^[3，4]。

用ADI公司的ADIsimPLL軟件進行仿真優化。對于小數分頻器，如何減少小數雜波是一個重要難題^[5]。由于對跳頻時間沒有要求，可以將環路帶寬設計得小些，以減小雜散電平。參數設置如下：環路帶寬fc=200 kHz，相位裕量φC=45°，電荷泵增益Kφ=5 mA，VCO靈敏度Kvco=286 MHz/V，鑒相頻率fpd=20 MHz，輸出頻率fo=6 GHz(取輸出頻率的中心頻率

輸出頻率為8 GHz時，相位噪聲為-8795 dBc/Hz@1 kHz，仿真結果如圖4所示。

3 測試結果

本頻率合成器用惠普公司的頻譜分析儀HP8564E測得輸出頻率為4～8 GHz，頻率步進1 MHz，雜散優于-60 dBc，輸出功率大于13 dBm，相位噪聲優于-85 dBc/Hz@1 kHz，且在低頻點處，相位噪聲能達到-96 dBc/Hz@1 kHz。

4 結 語

本文首先闡述了鎖相環頻率合成器的基本理論，然后對小數分頻芯片ADF4153的參數設置進行了詳細分析。利用

ADI公司的ADF4153芯片能實現高頻率輸出、寬頻帶、小步進的頻率合成器，能簡化系統的結構、降低成本。

參 考 文 獻

［1］ 張厥盛，鄭繼禹，萬心平.鎖相技術[M].西安：西安電子科技大學出版社，1994.

［2］Analog Devices Inc.Fractional-N Frequency Synthesizer ADF4153.Data Sheet[Z].2004.

［3］劉光祜.鎖相跳頻源的極值相位裕量設計法[J].電子科技大學學報，2001，30(6):551-554.

［4］趙彥芬.頻率合成器環路濾波器的設計[J].無線電工程，2006，36(4):39-41.

［5］王福昌，魯昆生.鎖相技術[M].武漢：華中理工大學出版社，1996.

注：“本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文。”