基于ＦＰＧＡ的阻塞式干擾設計
2008-04-12 00:00:00王超薛明華
現代電子技術 2008年1期
摘 要：提出了一種簡單而實用的基于FPGA方式的阻塞式干擾的產生方案。分析了系統工作機理，給出了系統結構框圖。基帶噪聲是基于FPGA數字方式產生的具有高斯分布的白噪聲，阻塞噪聲通過基帶噪聲變換得到。基帶噪聲加到VCO上，采用噪聲調頻的方式得到較寬頻帶的阻塞干擾噪聲，噪聲頻譜的中心位置由加到VCO上的直流偏壓大小來控制。經過仿真驗證，系統結構符合設計要求。
關鍵詞：噪聲;阻塞式干擾;FPGA;噪聲調頻
中圖分類號：TP702 文獻標識碼：B
文章編號：1004373X(2008)0105702
Design of Barrage Jamming Based on FPGA
WANG Chao，XUE Minghua
(School of Electronic and Information Engineering，Beihang University，Beijing，100083，China)
Abstract：A simplified and practical method of barrage jamming signal generator based on FPGA is presented.The mechanism of the system is analyzed and the figure of the system structure is given.Baseband noise is Gaussion white noise based on FPGA.Wide band barrage jamming noise is transformed form Baseband noise，which is added to VCO，by the method of noise FM.The center frequency of noise is controlled by the direct current value which is added to VCO.After simulation，system structure accords with the design.
Keywords：noise;barrage jamming;FPGA;noise FM
阻塞式干擾信號是具有相當寬頻譜的且具有一定功率的壓制式噪聲干擾。阻塞式干擾是一種重要的雷達對抗手段，其原理是干擾機發射寬頻帶，大功率的干擾信號對雷達引信進行干擾。他具有易產生，實施干擾快，不需要偵察設備等優點。在工程上，可以采用噪聲調頻方式產生阻塞式干擾。
1 阻塞式干擾機理分析
噪聲調頻是具有均勻的功率譜密度的基帶噪聲通過調頻的方式產生大帶寬的噪聲，該噪聲就是阻塞式干擾噪聲。根據文獻[1]可以得到噪聲調頻的歸一化功率譜密度：
帶寬為Δωge的噪聲就可以作為在工程上可以應用的阻塞噪聲。
工作在阻塞方式下的引信干擾模擬器，主要由基帶噪聲發生器，壓控振蕩器(VCO)等組成。基帶噪聲發生器通過數字方式，由FPGA產生幅值可調的窄帶的白噪聲，隔直濾波放大以后驅動VCO產生阻塞噪聲，噪聲頻譜的中心位置由加到VCO上的直流偏壓大小來控制。該阻塞噪聲還可以再通過混頻調制到微波頻段，簡化后的系統結構框圖如圖1所示。
2 基帶噪聲的產生
基帶噪聲發生器產生的噪聲是頻帶較窄的具有高斯分布的白噪聲，不同帶寬的阻塞噪聲通過調節基帶噪聲的幅度得到，基帶噪聲使用FPGA通過數字方式產生。
可以采用偽隨機序列通過模擬濾波器的方式，產生具有高斯分布的白噪聲。偽隨機序列可以采用m序列，該序列具有很好的相關性。在數字域，使用線性反饋移位寄存器的方式產生m序列。由文獻[2]可以得到m序列的自相關函數為：
其中，m為一個周期T0內碼元的數目，m序列產生的速率為f1=m/T0。根據該式求得功率的3 dB帶寬，得到在f1~f1×36% Hz的頻率范圍內，噪聲具有均勻的功率譜密度，可以認為是白噪聲。
用FPGA實現m序列發生器的結構線性反饋位移寄存器。設m序列反饋寄存器為n，則其在一個周期內的長度為2n-1。m序列的噪聲特性與其周期長度有關，周期越長(即n越大)，越接近白噪聲譜。
可以通過表1查得較大周期，即較大n值的m序列各級所需的系數。
將該序列通過一個FIR低通數字濾波器，可以獲得較好的濾波特性。此數字濾波器由PFGA實現：由于進入數字濾波器的都是來自m序列的0和1，所以可以將FIR的系數貯存在FPGA的RAM中，將每個延遲單元的乘法變為對一個對多路選擇器的查表結構，比如，某一級延遲的系數為K，1到來時，相乘結果為K;0到來時，相乘結果為-K。該結構簡單，既獲得良好的濾波性能，又能通過改變K值來控制基帶噪聲幅度的大小。
以上方式得到的數字量通過DA變換成模擬信號，數模轉換的采樣率為3~4倍于基帶噪聲的帶寬，可以選為20 MHz，DAC可以選用AD9752，信號的數模轉化接口電路可以參考ADI公司數模轉換芯片AD9752的數據手冊。最后再加上一級抗混疊5階切比雪夫Ⅰ型低通濾波器后，產生的就是基帶噪聲。基帶噪聲幅度大小可以通過數字方式或是模擬方式來調節，從而控制最大頻偏。
3 噪聲調頻
基帶噪聲加到VCO以后將得到阻塞噪聲。基帶噪聲
的幅度范圍是可變的，不同幅度的基帶噪聲通過VCO以后將得到不同帶寬的阻塞噪聲。由在阻塞式干擾的產生方式的分析中可以得到，在Δωge范圍內的噪聲具有均勻的功率譜密度，在工程上仍然是可以接受的阻塞式干擾噪聲。通過調節加到VCO上的直流電壓的大小可以控制噪聲頻譜中心位置，濾波后得到所需工作頻段的阻塞噪聲。
使用Simulink進行建模仿真。由5 MHz的基帶噪聲通過VCO調頻產生出大于300 MHz的中心頻率為1 GHz的阻塞噪聲的頻譜如圖2所示。
4 結 語
經仿真驗證，系統結構符合設計要求。本方案能夠有效地實現引信干擾模擬器的阻塞式工作方式，簡單易行。在此基礎上通過修改噪聲調頻系數，修改系統結構，可以實現壓制式干擾的其他兩種干擾方式：瞄準式干擾和掃頻式干擾。
參 考 文 獻
［1］梁棠文.防空導彈引信設計及仿真技術[M].北京:中國宇航出版社，1995.
［2］樊信昌，張甫翊，徐炳祥，等.通信原理[M].北京:國防工業出版社，2001.
［3］夏紅娟，陳潛.噪聲調頻干擾信號仿真及應用[J].上海:鐵道大學學報，2000，21(6):22-28.
［4］衛建華，賀新華.基于FPGA的白噪聲信號發生器的實現[J].西安工程科技學院學報，2004，18(3):274-276.
［5］褚振勇，翁木云.FPGA設計與應用[M].西安:西安電子科技大學出版社，2002.
作者簡介 王 超 男，1982年出生，北京航空航天大學電子信息工程學院電磁場與微波技術專業碩士研究生。研究方向為射頻仿真，微波毫米波成像。
注：“本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文。”
