增益自適應(yīng)高頻低噪聲放大器的單片集成設(shè)計(jì)研究

摘 要：高頻低噪聲放大器(LNA)是無(wú)線通訊設(shè)備關(guān)鍵器件之一。由于無(wú)線通訊設(shè)備特別是移動(dòng)通訊設(shè)備使用環(huán)境的條件限制，往往需要LNA器件具有自適應(yīng)增益功能，以保證接收信號(hào)的穩(wěn)定性。擬設(shè)計(jì)一款具有自適應(yīng)增益控制的高頻LNA單片集成電路，以TSMC 0.18 μm的RF-CMOS器件模型和工藝參數(shù)，給出一個(gè)增益范圍在0~17 dB、噪聲抑制比為0.2 dB，適用于DCS1800手機(jī)中的1.8 GHz增益自適應(yīng)CMOS放大器電路。



關(guān)鍵詞：射頻集成電路；低噪聲放大器；增益自適應(yīng);CMOS

中圖分類(lèi)號(hào)：TN722.3 文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1004-373X(2008)11-056-04

Research on the Monolithic Circuit Design of High-frequency LNA with AGC



SUN Yu，CHEN Huajun，WU Suntao，GUO Donghui

(Xiamen University，Xiamen，361005，China)



Abstract：High-frequency Low-Noise Amplifier (LNA) is one of the key devices about wireless communication equipment.As wireless communication equipment in particular the use of mobile communication equipment environmental conditions，often require LNA having the function of gain adaptive，in order to ensure the stability of signal reception.This paper is intended to design a high-frequency adaptive gain control of LNA monolithic integrated circuits.This paper used TSMC-0.18 μm RF-CMOS device model and gain adaptive CMOS amplifier circuit are given with process parameters in a gain of 0~17 dB，the noise suppression than 0.2 dB ，applying to the DCS1800 phones.



Keywords：RF-IC； low noise amplifier；adaptive gain control;CMOS

1 引 言

作為無(wú)線通訊系統(tǒng)中的關(guān)鍵器件模塊，低噪聲放大器(LNA)是把從天線接收來(lái)的信號(hào)進(jìn)行低噪聲放大的電路模塊。由于從天線接收來(lái)的信號(hào)強(qiáng)度變化大，噪聲干擾大，所以低噪聲放大器電路往往需要具有增益自適應(yīng)變化控制功能，且保持有噪聲抑制功能。對(duì)此，許多射頻LNA的設(shè)計(jì)采用雙模設(shè)計(jì)的模式，即當(dāng)輸入信號(hào)較小時(shí)，調(diào)高LNA的增益，而當(dāng)輸入信號(hào)較大時(shí)，則適當(dāng)調(diào)低LNA的增益，以滿足后續(xù)電路的高線性度處理要求^[1]。但這種雙模式LNA電路設(shè)計(jì)的增益變化并非連續(xù)可調(diào)，不能保證足夠的線性度要求，因此增益連續(xù)可調(diào)的LNA電路設(shè)計(jì)已成為近年來(lái)的研究熱點(diǎn)^[2-4]。

目前增益連續(xù)可調(diào)的LNA電路設(shè)計(jì)一般是采用外加控制電路來(lái)實(shí)現(xiàn)輸入偏置的調(diào)整，以達(dá)到LAN增益的自適應(yīng)變化控制的目的，但它往往不能保證低噪聲的性能。本文則采用設(shè)計(jì)了一款自適應(yīng)反饋輸出阻抗控制的LNA電路，其獨(dú)立于混頻器等后續(xù)電路，可連續(xù)控制增益自適應(yīng)，不影響原有LNA的低噪聲系數(shù)的最佳性能。優(yōu)化設(shè)計(jì)出一款最大增益為17 dB、噪聲抑制比為0.2 dB的適用于DCS1800手機(jī)中的增益自適應(yīng)LAN芯片電路。

2 增益自適應(yīng)LAN電路原理

射頻系統(tǒng)前端使用的低噪聲放大器一般可以采用MOS器件源極串聯(lián)電感反饋匹配共源電路來(lái)設(shè)計(jì)^[5-8]。它是利用源簡(jiǎn)并電感來(lái)實(shí)現(xiàn)輸入阻抗匹配，可得到較好信號(hào)放大和噪聲抑制功能。圖1是該低噪聲放大器的基本電路原理圖。

圖1 源簡(jiǎn)并電感型共源低噪聲放大器

其中，Vs是射頻信號(hào)源，Rs是信號(hào)源內(nèi)阻，Ls是源簡(jiǎn)并電感，Lg是柵極電感。為了保證MOS管M1構(gòu)成電路達(dá)到輸入匹配的要求，Ls和Lg的取值^[5，8]可分別設(shè)計(jì)為：



Ls=RsωT(1)

Lg=1ω20Cgs－Ls

(2)



其中，ω0是工作頻率，Cgs是MOS管M1的柵源寄生電容，ωT是MOS管M1的特征頻率，可表示^[9]為ωT=3μ(Vgs－Vt)2L2，式中L是MOS管M1的柵長(zhǎng)，μ是遷移率，Vgs，Vt分別是MOS管M1的柵源電壓和閾值電壓。為了保證低功耗，LNA最佳噪聲性能的MOS管M1柵寬可設(shè)計(jì)為^[6] ：

因此，通常情況下自適應(yīng)增益放大器是通過(guò)調(diào)整Vgs來(lái)實(shí)現(xiàn)的。

但是，Vgs的調(diào)整通常是通過(guò)輸入直流偏置來(lái)實(shí)現(xiàn)的，不可避免會(huì)影響已優(yōu)化低噪聲的輸入匹配設(shè)計(jì)，為此，我們?cè)O(shè)計(jì)如圖2的自適應(yīng)增益低噪聲放大器電路結(jié)構(gòu)，它是通過(guò)調(diào)整可變輸出阻抗Zout來(lái)實(shí)現(xiàn)Av的自適應(yīng)控制的。即當(dāng)從天線接收到的信號(hào)RFin減弱時(shí)，經(jīng)前置放大后的輸出信號(hào)電平Vout減弱，二極管峰值包絡(luò)檢波器提取電平Vav及經(jīng)低通濾波后得到電平V1均減弱的，這樣通過(guò)與基準(zhǔn)電平Vref比較放大來(lái)控制可變輸出阻抗Mo，也就使輸出阻抗Zout增大達(dá)到自適應(yīng)增益LNA的增益Av增大的目的。

圖2 自適應(yīng)增益LAN的電路原理框圖

顯然，圖2所給的自適應(yīng)增益電路可能存在不穩(wěn)定問(wèn)[CM(21*2]題，為了分析該電路的穩(wěn)定性，可以把該電路看成雙端輸[CM)]

入輸出網(wǎng)絡(luò)，即可采用微波理論S參數(shù)進(jìn)行分析。要保證該自適應(yīng)電路的穩(wěn)定性，其電路參數(shù)須滿足按下面不等式 ［11]，即：

穩(wěn)定因子:



K=1－S112－S222+S11*S22－S21*S1222S21S12

>1(5)



且中間因子:

其中，S11為反映輸入端阻抗匹配的輸入端反射系數(shù)，S21為反映反向隔離性能的從輸出端傳輸?shù)捷斎攵说姆聪蛟鲆鍿12(亦稱(chēng)反向傳輸系數(shù))，S21為正向增益，S22反映輸出端阻抗匹配的輸出端反射系數(shù)S22。

3 CMOS集成電路設(shè)計(jì)

要設(shè)計(jì)單片集成的圖2自適應(yīng)增益LAN電路，可以采用標(biāo)準(zhǔn)CMOS工藝器件來(lái)設(shè)計(jì)。考慮到MOS器件在集成電路中的其他因素如溫度變化、襯底噪聲等共模參數(shù)的影響，該電路中的各放大電路均采用差分輸入放大電路來(lái)實(shí)現(xiàn)。而差分LNA的差模交流小信號(hào)輸入相當(dāng)于差分放大器電路的其中一端接地^{[8，12，13]}，因此，差分LNA電路的主要參數(shù)Ls，Lg，Wopt設(shè)置方法與單端LNA電路設(shè)計(jì)類(lèi)似。

如圖3所示，我們給出可單片集成的自適應(yīng)增益LNA電路，其中Ms1，Ms2是共源級(jí)主放大管，共柵管Mg1，Mg2用以減少M(fèi)s1，Ms2的米勒電容的影響。Ms1，Ms2的源極反饋電感Ls1，Ls2與柵極電感Lg1，Lg2共同組成了輸入匹配網(wǎng)絡(luò)，Cout1，Cout2，Lout1，Lout2構(gòu)成輸出網(wǎng)絡(luò)，兩者均諧振于工作頻率。M11，M12為偏置管，它們與R6，R7，R8，R9，C5，C6構(gòu)成偏置電路。該偏置電路對(duì)由電流增益及熱漂移引起的電流變化都構(gòu)成穩(wěn)定的負(fù)反饋^[15]。經(jīng)前置放大后的輸入載波信號(hào)能被隔直峰值檢測(cè)電路檢測(cè)，檢測(cè)出的反映載波信號(hào)平均峰值電平的V1經(jīng)比較放大器與基準(zhǔn)比較電平Vref相比較放大，產(chǎn)生可變輸出阻抗控制電平Vc來(lái)調(diào)節(jié)可變輸出阻抗Zout，達(dá)到增益自適應(yīng)的目的。

圖3 自適應(yīng)增益單片CMOS集成LNA電路圖

針對(duì)于DCS1800雙頻段手機(jī)^[16]用的自適應(yīng)增益LNA電路設(shè)計(jì)，要求電路性能滿足：噪聲系數(shù)為1.5~2.5 dB，最大增益為15~20 dB，功耗電流小于8 mA，帶寬為75 MHz(1 805~1 880 MHz)。采用TSMC-0.18 μm CMOS工藝的RF-CMOS器件模型，所設(shè)計(jì)電路的各器件參數(shù)如表1所示。

表1 電路圖中各電子器件參數(shù)

表1中所列器件，對(duì)于MOS管選用TSMC 0.18 μm RF-CMOS PDK中的rfnmos2v，rfpmos2v做參數(shù)化單元版圖，并設(shè)置單元版圖具有保護(hù)環(huán)、虛擬啞多晶硅單元、N型深阱等特殊版圖工藝，同時(shí)使其滿足參數(shù)化版圖的所謂“硬約束”選項(xiàng)，增加了版圖面積，但避免了各種非理想因素的干擾。其中，尺寸最大的1 000 μm的MOS管版圖面積為62.36 μm×50.31 μm。對(duì)于電容選用TSMC-0.18 μm RF-CMOS PDK中的專(zhuān)門(mén)為RF電容器件定制的mimcapshield做參數(shù)化單元版圖，電路圖中數(shù)值最大的29 pf電容的版圖面積為245.15 μm×196.11 μm。對(duì)于電感選用標(biāo)準(zhǔn)片上電感indstd做參數(shù)化單元版圖，11.5 nH的電感版圖約為383.36 μm×376.54 μm。對(duì)于電阻選用精度最高的多晶硅電阻，5 MΩ的大電阻選用高電阻率的rphripolyrf做參數(shù)化單元版圖時(shí)面積約為20.19 μm×8.22 μm。最終，此芯片電路可在2 mm×2 mm的版圖面積內(nèi)完成版圖設(shè)計(jì)。

4 仿真結(jié)果分析

為了驗(yàn)證電路設(shè)計(jì)的性能參數(shù)，采用ADS電路仿真軟件^[17]進(jìn)行仿真。仿真時(shí)調(diào)用了TSMC 0.18 μm CMOS RF BSIM3 tt模型，所得的仿真結(jié)果如下：

(1) 輸入阻抗匹配性能：在1.8 GHz工作頻率下，如圖4所示，反射系數(shù)S11＝－49 dB，說(shuō)明輸入阻抗回路的匹配性能良好。

圖4 當(dāng)Ls=280 pH，Lg=11.5 nH時(shí)

輸入阻抗匹配的仿真結(jié)果

(2) 增益、反向隔離性能：在1.8 GHz工作頻率時(shí)，如圖5，圖6所示，電路增益S21=17 dB，反向傳輸系數(shù)S12＝－45 dB，說(shuō)明該電路有較好的隔離輸入與輸出的功能，滿足DCS1800的設(shè)計(jì)要求。

圖5 增益S21隨頻率的變化關(guān)系

圖6 反向傳輸系數(shù)S12隨頻率的變化關(guān)系

(3) 電路穩(wěn)定性能：圖7，圖8是LNA的穩(wěn)定因子K、中間因子Δ隨頻率變化的關(guān)系。根據(jù)微波理論，當(dāng)穩(wěn)定因子K>1且中間因子Δ<1時(shí)LNA處于絕對(duì)穩(wěn)定狀態(tài)。

圖7中，K始終大于1，Δ始終小于1，這說(shuō)明LNA在所設(shè)計(jì)的頻域內(nèi)始終穩(wěn)定。



圖7 穩(wěn)定因子K隨頻率的變化關(guān)系

(4) 噪聲系數(shù)NF：在1.8 GHz工作頻率時(shí)，如圖9所示，噪聲系數(shù)為0.2 dB，達(dá)到DCS1800所需的設(shè)計(jì)指標(biāo)要求。

圖8 中間因子Δ隨頻率的變化關(guān)系

圖9 1.8 GHz時(shí)LNA的噪聲系數(shù)NF＝0.2 dB

(5) 帶寬范圍：如圖10所示，從1 805~1 880 MHz，約為75 MHz(圖標(biāo)m1，m3所指為-3 dB帶寬頻率點(diǎn)，圖標(biāo)m2所指為中心頻率點(diǎn))，符合設(shè)計(jì)指標(biāo)要求，有較好的抑制帶外信號(hào)的功能。

圖10 LNA帶寬

(6) 功耗電流：在工作電壓1.8 V下，功耗電流為7.84 mA，滿足設(shè)計(jì)指標(biāo)要求。

(7) 增益控制變化范圍：從0~17 dB，具有設(shè)計(jì)所要求的AGC控制功能。當(dāng)輸入信號(hào)強(qiáng)度為－30 dBm時(shí)，增益為17 dB(圖標(biāo)m1所示)，如圖11所示。當(dāng)輸入信號(hào)強(qiáng)度大于－30 dBm時(shí)，增益控制模塊開(kāi)始自動(dòng)增益控制，當(dāng)輸入信號(hào)強(qiáng)度達(dá)到－10 dBm，增益為0 dB(圖標(biāo)m1所示)，如圖12所示。



圖11 輸入信號(hào)強(qiáng)度為－30 dBm時(shí)的最大增益

圖12 輸入信號(hào)強(qiáng)度為－10 dBm時(shí)的最小增益

5 結(jié) 語(yǔ)

本文設(shè)計(jì)了一款新穎的適用于DCS1800手機(jī)RF部分的增益自適應(yīng)LNA電路，其特點(diǎn)是使用自身輸出信號(hào)實(shí)現(xiàn)反饋控制，不需要外來(lái)信號(hào)，且?guī)缀醪挥绊慙NA的噪聲系數(shù)、輸入匹配等關(guān)鍵指標(biāo)。

參 考 文 獻(xiàn)

［1］Razavi B.射頻微電子［M］.北京：清華大學(xué)出版社，2006.



［2］Lini Lee，Jamuar S S.Current-mode Approach for a Variable-gain Low-Noise Amplifier［J］.Networks，2005.Jointly held with the 2005 IEEE 7th Malaysia International Conference on Communication.2005 13th IEEE International Conference on，2005，2:16-18.



［3］Tsai，Ming-Da Liu，Ren-Chieh Lin，et al.A Low-Voltage Fully-Integrated 4.5-6-GHz CMOS Variable Gain Low Noise Amplifier ［C］.European Microwave Conference，2003:13-16.



［4］黃煜梅，葉菁華，朱臻，等.2.4 GHz增益可控的CMOS低噪聲放大器［J］.固體電子學(xué)研究與進(jìn)展，2004，24(4):498-504.



［5］陶蕤，王志功，謝婷婷，等.2.9 GHz 0.35 μm CMOS低噪聲放大器\\[J\\].電子學(xué)報(bào)，2001，29(11):1 530-1 532.



［6］姚飛，成步文.1 GHz 0.5 μm CMOS低噪聲放大器的設(shè)計(jì)\\[J\\].半導(dǎo)體學(xué)報(bào)，2004，25(10):1 291-1 295.

［7］馬曉民，王文騏.1.8 GHz 0.35 μm CMOS低噪聲放大器的實(shí)現(xiàn)\\[J\\].半導(dǎo)體技術(shù)，2002，27(8):46-49.



［8］詹福春，王文騏，李長(zhǎng)生.2.4 GHz 0.25 μm CMOS集成低噪聲放大器的設(shè)計(jì)\\[J\\].半導(dǎo)體技術(shù)，2004，29(5):81-85.



［9］Adel S Sedra，Kenneth C Smith.微電子電路［M］.北京：電子工業(yè)出版社，2006.



［10］池保勇，余志平，石秉學(xué).CMOS射頻集成電路分析與設(shè)計(jì)［M］.北京：清華大學(xué)出版社，2006.



［11］陳邦媛.射頻通信電路［M］.北京：科學(xué)出版社，2006.



［12］馬濤，柴常春，康英，等.一種基于CMOS工藝的差分低噪聲放大器設(shè)計(jì)\\[J\\].北京電子科技學(xué)院學(xué)報(bào)，2007，15(2):36-38.



［13］危長(zhǎng)明，陳迪平，王鎮(zhèn)道，等.一種新型900 MHz CMOS低噪聲放大器的設(shè)計(jì)\\[J\\].半導(dǎo)體技術(shù)，2004，29(1):63-67.



［14］Thomas H.Lee.CMOS射頻集成電路設(shè)計(jì)［M］.北京：電子工業(yè)出版社，2006.



［15］Lucek J，Damen R.Designing an LNA for a CDMA front end［J］.RF Signal Processing，1999:22(21):20-30.



［16］雙頻手機(jī)RF部分的設(shè)計(jì)［EB/OL］.http://solution.eccn.com/PDF/RF07134412.pdf，2007-07-15.



［17］RFIC Design Flow［EB/OL］.http://eesof.tm.agilent.com/products/designflows/rfic/，2007.



作者簡(jiǎn)介 孫 宇 男， 1979年出生，江蘇泰州人，碩士研究生。主要研究方向是CMOS模擬、數(shù)模混合、射頻集成電路設(shè)計(jì)。

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。