基于ＦＰＧＡ的多路增量式光電編碼器測角電路設計方法

摘 要：提出了一種基于FPGA的多路增量編碼器測角電路設計方案，它主要由4倍頻電路、方向判別電路和計數電路組成。計數采用單時鐘，能輸出表示光電編碼器位置的12位數字量和旋轉方向指示電平。整個電路設計在Altium Designer 6.0軟件環境下由電路圖和VHDL編程混合輸入，采用Xilinx公司的XC25300E-6PQ208C型芯片進行仿真驗證。仿真和實現結果驗證了該方案可應用于高轉速下的多路測角系統。

關鍵詞：光電編碼器；4倍頻；方向判別；FPGA

中圖分類號：TM41文獻標識碼：B文章編號：1004373X(2008)1917503

Angle Measurement Circuit Design for Multi-channel Incremental

Photoelectric Encoder Based on FPGA

FENG Xi1，2， LIANG Yanbing1， ZHANG Tao1，2

(1.Xi′an Institute of Optics and Precision Mechanics，Chinese Academy of Sciences，Xi′an，710119 China;

2.Graduate School，Chinese Academy of Sciences，Beijing，100039，China)

Abstract：

A design scheme of angle measurement circuit for multi-clannel incremental encoder based on FPGA is interoduced，which is composed of 4 multiple frequency，direction-judgment and counter circuit.The circuit produces 12 bit digital signals for angles and one signal for direction.The design is completed in Altium Designer 6.0 with both schematic document and VHDL program as input.The simulation is based on chip XC25300E-6PQ208C of Xilinx Company.The design can meet the high speed rotation requirements，which can be validated through the simulation waveforms and experiment results，it is feasible.

Keywords：photoelectric encoder;4 multiple frequency;direction-judgment;FPGA

1 引 言

光電編碼器是一種高精度的角位置測量傳感器。它是由高精度計量圓光柵盤和光電檢測裝置組成，其原理示意圖如圖1所示。當電動機旋轉時，光柵盤與電動機一起旋轉，光敏元件接受透過光柵的光，通過光電轉換，將輸入的角位置信息轉換成相應的數字脈沖，并可與計算機或其他顯示裝置相連接，實現數字測量與數字控制。目前光電編碼器已經普遍應用在雷達、光電經緯儀、地面指揮儀、機器人、數控機床和高精度閉環調速系統等諸多領域［1］。

通常，根據形成脈沖代碼的方式不同，光電編碼器分為絕對式和增量式兩大類，二者最大的區別在于碼盤。絕對式光電編碼器一般采用二進制碼盤，如圖2所示。碼盤上沿徑向有若干同心碼道，每條道上由透光和不透光的扇形區相間組成。每一分辨率區間對應惟一的二進制數。它具有可以直接讀出角度、沒有累計誤差、電源切除后位置信息不丟失、固定零點、抗干擾能力強的優點。但碼盤的制造工藝復雜，精度越高需要越復雜的碼盤，不易實現小型化。增量式光電編碼器的碼盤如圖3所示，其刻線間距均一，對應每一個分辨率區間，可輸出一個增量脈沖，因此，增量式光電編碼器輸出的是A、B、Z三列脈沖，其中A、B兩列脈沖占空比為1∶1，相位相差90°，用來實現鑒相和計數；Z是復位脈沖，每旋轉一圈出現一個脈沖，作為清零信號。對輸出脈沖設計輔助計數和接口電路便可以實現位置的測量。增量式編碼器的優點是易于實現小型化，響應迅速，結構簡單。

本文介紹一種新的數字電路實現方法，完成增量式光電編碼器的角位置測量。該電路完成4倍頻、鑒相和計數功能，計數模塊使用單脈沖，與其他采用雙脈沖計數［4］有所不同，具有不丟步、工作狀態穩定、適用于電機高轉速下測角的良好特性。

2 數字電路框圖

由于高轉速時輸出的A、B脈沖會很密集，如果用微處理器計數需要多次中斷，效率較低且容易漏計，故適宜使用數字電路實現；同時考慮到設計需要對三路測角輸入進行處理，采用FPGA實現會更快速穩定、集成度高，且使設計容易模塊化和移植；并且，FPGA能夠提供統一的時鐘clk，不僅可以使得倍頻的延遲時間（即計數時鐘cp）具有相同的寬度，而且能夠同步整個電路。因此基于FPGA設計是個很好的選擇。

電路的輸入是三組脈沖信號，每一組的處理方法相同，這里只介紹其中一組。總體功能框圖如圖4所示。

3 數字電路的各功能模塊介紹

3.1 4倍頻電路

A、B脈沖的頻率與電機轉速相關，是時刻在變的，所以采用鎖相環電路進行倍頻復雜費時，可以用更簡單的方法，即在A和B的上升沿和下降沿均產生脈沖，實現4倍頻。基本原理是延遲同一信號取反后所得信號與原信號相異或，波形圖如圖5所示，倍頻電路原理圖如圖6所示。由于延遲采用統一時鐘控制，和以往采用R、C延遲相比，脈沖寬度可以取得一致。

3.2 鑒相電路

當A超前B 90°相位時，電機正轉，輸出高電平；當B超前A 90°相位時，電機反轉，輸出低電平。波形圖如圖7所示，對應的電路原理圖如圖8所示。輸出信號updn除作為計數器加減功能的判斷信號外，也可單獨引出來作為他用。

從波形圖中可以看出，轉換方向后的第一個c上升沿觸發時仍在做加運算，第二個c上升沿觸發時正常。由于用作計數的cp是在上升沿有效，cp上升沿對應c的下降沿，因此第二個cp以后都是做減運算；同理，從反轉到正轉時，第一個cp是做減運算，第二個cp以后都做加運算。這樣來回改變轉向的情況下，二者相抵消，不影響位置的確定。

3.3 計數電路

光電編碼器是1 000線，4倍頻后一圈有4 000個cp，精度為0.09°，輸出位置信號為12位。電路設計是在Altium Designer 6.0下采用原理圖和VHDL編程混合輸入，編譯仿真完成的。計數部分使用3個同步置數的16進制加、減計數器級聯。原理圖如圖9所示。需要指出：計數范圍是0～3999。遇到清零z信號后，當正向轉動時，置數0，反向轉動時，置數為3999＝（1111 1001 1111）2。因此置數端信號可以從updn信號引過來即:D11D10D9D8D7D6D5D4D3D2D1D0=(/updn/updn/updn/updn/updnupdnupdn/updn/updn/updn/updn/updn)。

3.4 鎖存電路與輸出

計數模塊輸出的位置數據要先存入鎖存器，再向外傳輸，以保證讀出數據穩定，避免時序錯誤。鎖存器是由VHDL語言描述的同步時鐘鎖存器［3］。讀取數據后可以使用數碼管顯示或者直接采用標準RS 232協議串行輸出給上位機。使用數碼管顯示時，要將計數信號轉化為相應的實際角度二進制信號再交給數碼管顯示。

4 仿真驗證

仿真的clk周期取2 ns，A、B信號周期取40 ns。在實際中，3 000轉/分的高速度，使用1 000線的碼盤，4倍頻，電路所需clk是1 MHz，FPGA提供的時鐘遠遠高于這個需要。仿真基于的器件是Xilinx公司Spartan2E XC25300E-6PQ208C。仿真中設計了三種情況的測試平臺，仿真結果如圖10所示。

5 結 語

基于FPGA設計光電編碼器信號處理模塊，電路簡單，功能實現快速穩定。從軟件環境下的仿真波形到實驗檢測可以看出，本文提出的數字電路設計方案滿足

電機高速轉動條件下實時準確處理的要求，可以應用在實際系統中。

參考文獻

［1］董莉莉，熊經武，萬秋華.光電軸角編碼器的發展動態［J］.光學精密工程，2000，8(2)：198-202.

［2］閆勝利，袁芳革.Altium Designer 6.0 FPGA設計教程［M］.北京：電子工業出版社，2006.

［3］葉東，周志煒，張飚，等.基于FPGA的多路光電編碼器數據采集系統［J］.傳感器與微系統，2006，25(5)：45-47.

［4］葛一楠，楊顯富.基于CPLD的光電脈沖碼盤信號四倍頻電路設計［J］.成都大學學報:自然科學版，2004，23(3)：34-37.

［5］候伯亨，顧新.VHDL硬件描述語言與數字邏輯電路設計［M］.西安：西安電子科技大學出版社，1997.

［6］梁維力.車載三軸天線座測角精度分析［J］.現代電子技術，2007，30(15)：64-65，74.

作者簡介 馮 希 女，1983年出生，在讀碩士。主要研究方向為信號與信息處理。