多核調(diào)試新方法探討

對(duì)于嵌入式裝置而言，多核技術(shù)可以提供更高的處理器性能、更有效的電源利用率，并且占用更少的物理空間，因而具有許多優(yōu)勢(shì)。

要想充分發(fā)揮多核以及多處理解決方案的潛能，僅僅擁有高性能的芯片是不夠的，還需要采用新的編程方法、調(diào)試方法和工具。在傳統(tǒng)上，JTAG技術(shù)主要是用于硬件調(diào)試，如今也常常用于基于代理的調(diào)試(Agent-based debugging)。然而，在多核和多處理的環(huán)境中，片上調(diào)試(On-chip debugging)正在扮演著越來(lái)越重要的角色。

多核軟件調(diào)試的難點(diǎn)

多核環(huán)境顯著增加了系統(tǒng)復(fù)雜度，因此在對(duì)操作系統(tǒng)和與多核相關(guān)的硬件進(jìn)行調(diào)試的時(shí)候，就必須采用一整套更有效的工具。在嵌入式軟件開(kāi)發(fā)工作中，多核主要呈現(xiàn)為多處理器的形式，而這些處理器的內(nèi)核不一定要處在同一個(gè)芯片內(nèi)。不論這些處理器內(nèi)核是在同一個(gè)芯片內(nèi)，或者是分布在同一個(gè)電路板中的多個(gè)芯片內(nèi)，甚至是同一個(gè)系統(tǒng)中的多個(gè)電路板內(nèi)，開(kāi)發(fā)人員都必須解決好多處理器環(huán)境中的調(diào)試問(wèn)題。

多核與多處理器技術(shù)為系統(tǒng)調(diào)試帶來(lái)了許多新的挑戰(zhàn)，因?yàn)橄到y(tǒng)復(fù)雜度不斷增加，要通過(guò)優(yōu)化硬件和軟件來(lái)充分發(fā)揮其性能潛力，難度就更大了。其中最主要的挑戰(zhàn)來(lái)自以下幾個(gè)方面：

有效地管理內(nèi)存和外設(shè)等共享資源；

在多內(nèi)核、多電路板和多操作系統(tǒng)的環(huán)境中對(duì)操作系統(tǒng)和應(yīng)用代碼進(jìn)行調(diào)試；

優(yōu)化JTAG接口并充分利用JTAG帶寬；

調(diào)試單個(gè)芯片中的同構(gòu)和異構(gòu)多核，進(jìn)而實(shí)現(xiàn)整個(gè)系統(tǒng)的協(xié)同調(diào)試；

有效地利用JTAG與基于代理的調(diào)試方法，確保不同調(diào)試工具之間的順暢協(xié)同；

確保多核環(huán)境中應(yīng)用調(diào)試的同步機(jī)制。

在多核調(diào)試中，主要是在解決一個(gè)核心問(wèn)題一由SoC廠商所提供的JTAG接口所造成的局限性。為了節(jié)省成本，許多SoC廠商都只為芯片提供單一的JTAG接口，而不管包含多少個(gè)內(nèi)核。對(duì)于開(kāi)發(fā)者來(lái)說(shuō)，最大的挑戰(zhàn)就是經(jīng)濟(jì)有效地使用這些接口來(lái)同步多核以及多處理的調(diào)試，而經(jīng)常用到的就是采用IEEE 1149.1標(biāo)準(zhǔn)Daisy-chain(菊型鏈)方法。

在JTAG接口中有4條線：TDI、TDO、TCK和TMS。在多核調(diào)試中主要使用TDI和TDO。在Daisy-chain中，前一個(gè)內(nèi)核的輸出被連接到后一個(gè)內(nèi)核的輸入，以這種方式連接到所有內(nèi)核。Daisy-chain方法是基于標(biāo)準(zhǔn)的，得到了廣泛的應(yīng)用，并且在所有的多核環(huán)境中都是有效的。

在Daisy-chain方法中，JTAG調(diào)試器利用JTAG服務(wù)器的軟件接口來(lái)解決多核環(huán)境中經(jīng)常遇到的JTAG連接受限問(wèn)題。不論內(nèi)核位于何處，JTAG服務(wù)器都可通過(guò)JTAG接口來(lái)實(shí)現(xiàn)每個(gè)內(nèi)核的編址。JTAG服務(wù)器也幫助開(kāi)發(fā)者實(shí)現(xiàn)同一個(gè)JTAG下的內(nèi)核同步、進(jìn)程的起始與停止以及連接的增加和移除，而且不會(huì)影響到掃描鏈中的處理器或整個(gè)系統(tǒng)。這種方法可以保持精確的時(shí)鐘，同時(shí)為跨越多個(gè)內(nèi)核的不同操作系統(tǒng)或者同一個(gè)操作系統(tǒng)中不同進(jìn)程的調(diào)試提供便利，而Daisy-chain方法的核心目標(biāo)是JTAG性能和帶寬的充分利用。

Daisy-chain方法中JTAG的主要問(wèn)題是，在Shift-IR(移位一指令寄存器)階段發(fā)送的數(shù)據(jù)量取決于掃描鏈中發(fā)出數(shù)據(jù)的裝置數(shù)量以及每個(gè)設(shè)備的IR長(zhǎng)度。例如，在一個(gè)包含3個(gè)裝置的Daisy-chain中訪問(wèn)一個(gè)8位m寄存器需要24bit的數(shù)據(jù)量。這類(lèi)問(wèn)題對(duì)于DR(數(shù)據(jù)寄存器)同樣存在，但由于一個(gè)處于旁路模式的裝置在Shift-DR階段實(shí)際上只需要1bit的數(shù)據(jù)，從而使這類(lèi)問(wèn)題的影響變得比較小。如果JTAG服務(wù)器能夠設(shè)計(jì)得恰如其分，幾乎就可以避免對(duì)性能造成任何影響。這也正是WindRiver(風(fēng)河)公司所提供的JTAG解決方案的最大特色。

片上調(diào)試是多核調(diào)試的利器

單一調(diào)試器的主流方法仍然是JTAG多路技術(shù)。這種技術(shù)對(duì)IEEE JTAG標(biāo)準(zhǔn)規(guī)范進(jìn)行了拓展，以便為通過(guò)共享JTAG接口連接起來(lái)的每個(gè)內(nèi)核提供獨(dú)立的調(diào)試器。在多路技術(shù)的支持下，通過(guò)對(duì)希望調(diào)試的內(nèi)核進(jìn)行注冊(cè)登記，開(kāi)發(fā)人員可經(jīng)由單一JTAG接口訪問(wèn)多個(gè)離散狀態(tài)的內(nèi)核。這種解決方案的最大優(yōu)勢(shì)在于它的連接和調(diào)試性能。因?yàn)槎嗦芳夹g(shù)單獨(dú)連接到每個(gè)內(nèi)核，因而避免了Daisy-chain方法中所遇到的比特位移(Bit shifting)方面的麻煩，因而在單芯片中的多核系統(tǒng)中具有更高的性能。這種方式的另一個(gè)好處是不需要對(duì)開(kāi)發(fā)工具進(jìn)行修改，就可以順暢地應(yīng)用在多個(gè)開(kāi)發(fā)項(xiàng)目之中。

多路技術(shù)方法所存在的主要問(wèn)題是，在多內(nèi)核調(diào)試過(guò)程中無(wú)法同時(shí)啟動(dòng)和停止內(nèi)核作同步應(yīng)用。如果要停止全部?jī)?nèi)核，開(kāi)發(fā)人員只能順序地逐個(gè)進(jìn)行，這就引發(fā)了調(diào)用延遲問(wèn)題。調(diào)試過(guò)程的延遲會(huì)導(dǎo)致很難在內(nèi)核之間運(yùn)行的操作系統(tǒng)、中間件和應(yīng)用中找到發(fā)生問(wèn)題的確切位置，特別是當(dāng)運(yùn)行在不同內(nèi)核之中的應(yīng)用存在相互依賴性的時(shí)候，這個(gè)問(wèn)題就更為突出。例如，某個(gè)產(chǎn)品包含DSP功能和ARM9內(nèi)核，其中DSP用來(lái)處理視頻流，ARM9內(nèi)核提供文件系統(tǒng)，那么內(nèi)核的啟動(dòng)與停止的同步將會(huì)十分關(guān)鍵。

如果調(diào)試過(guò)程中，在ARM內(nèi)核的啟動(dòng)和DSP的停止之間出現(xiàn)過(guò)多的延遲，DSP視頻流數(shù)據(jù)很快就會(huì)溢滿ARM文件緩沖區(qū)，而視頻流也將會(huì)中止。如果出現(xiàn)這種情況，就很難判斷系統(tǒng)的問(wèn)題出在哪里。而且，多路進(jìn)程也給開(kāi)發(fā)人員在故障排除時(shí)帶來(lái)了許多新的問(wèn)題，將會(huì)大幅度增加調(diào)試時(shí)間。

另外，如果在有多個(gè)廠商芯片組成的異構(gòu)多核環(huán)境中進(jìn)行調(diào)試工作，例如處理器來(lái)自一個(gè)廠商，而DSP器件來(lái)自另一個(gè)廠商，還會(huì)有更復(fù)雜的問(wèn)題需要處理。此時(shí)，僅僅依靠多路技術(shù)是無(wú)法解決問(wèn)題的，開(kāi)發(fā)人員就需要采用可編址掃描端口(Addressable scan port)，這也可能是最后僅有的方法了。

這種架構(gòu)需要用到非常特殊的組件，這些組件可以讓開(kāi)發(fā)人員把JTAG掃描鏈分割成多個(gè)功能組，并通過(guò)唯一的地址來(lái)訪問(wèn)每個(gè)功能組。這是一種多支路架構(gòu)，經(jīng)常被用于底板環(huán)境中。這里，可編址掃描鏈在底板內(nèi)分別實(shí)現(xiàn)路由，使機(jī)箱中的每個(gè)底板都擁有自己專(zhuān)屬的掃描鏈。這種架構(gòu)的運(yùn)行速度受限于可編址掃描端口的速度，典型值是25MHz。

總之，在多核開(kāi)發(fā)中，JTAG調(diào)試可以承擔(dān)非常有價(jià)值的角色，有效地改善“編輯一編譯一調(diào)試”周期時(shí)間。然而，實(shí)現(xiàn)這一點(diǎn)的前提是把JTAG調(diào)試與基于標(biāo)準(zhǔn)的集成化開(kāi)發(fā)環(huán)境(例如EcUpse)緊密地集成起來(lái)。最理想的技術(shù)方案是，在DaisyChain中采用遵從IEEE 1149.1 JTAG標(biāo)準(zhǔn)的單一的JTAG調(diào)試器，而JTAG的主要作用是改善系統(tǒng)的吞吐能力和性能。

片上調(diào)試方面，Wind River可以提供獨(dú)特的JTAG解決方案，也就是工作臺(tái)片上調(diào)試(OCD)，開(kāi)發(fā)人員可以同時(shí)停止或者啟動(dòng)任何內(nèi)核，在一個(gè)或者多個(gè)內(nèi)核上設(shè)置斷點(diǎn)，還可以包括條件斷點(diǎn)。此外，Workbench EcUpse框架和基于代理的調(diào)試方式，使開(kāi)發(fā)人員在單一控制臺(tái)上即可管理多內(nèi)核／多處理器應(yīng)用的開(kāi)發(fā)。

開(kāi)發(fā)人員可以在JTAG調(diào)試和基于代理調(diào)試二者之間靈活地選擇，例如在硬件Bring-Up、內(nèi)核、中間件和其他應(yīng)用功能調(diào)試的時(shí)候采用JTAG連接，然后在自己認(rèn)為適當(dāng)?shù)臅r(shí)候平滑地轉(zhuǎn)移到基于代理的調(diào)試，而這些調(diào)試工作都是圍繞著同一個(gè)應(yīng)用的。這些能力都會(huì)增加不同開(kāi)發(fā)人員之間的協(xié)同能力，同時(shí)改善異常問(wèn)題的判定效率，從而加快整個(gè)開(kāi)發(fā)與調(diào)試進(jìn)程。