打破零延遲神話

tRAS參數(shù)簡(jiǎn)介

tRAS，MinRAS#Active Timing，在BIOS中作為一項(xiàng)內(nèi)存參數(shù)，控制內(nèi)存最小的行地址激活時(shí)鐘周期數(shù)(tRAS)，表示一個(gè)行地址從激活到復(fù)位的時(shí)間。通常主板上提供的設(shè)置范圍是1至18，可通過(guò)MEMSET軟件最低設(shè)置為0。在說(shuō)明內(nèi)存參數(shù)時(shí)，tRAS是排在第四位的數(shù)值，例如4—3—2 5@500MHz，表示tRAS為5。tRAS的作用會(huì)輕微影響帶寬，在部分內(nèi)存上會(huì)影響穩(wěn)定性。tRAs過(guò)長(zhǎng)，會(huì)嚴(yán)重降低性能。減少tRAS可以使得被激活的行地址更快復(fù)位，然而，tRAS太短也會(huì)造成完成突發(fā)傳輸時(shí)間不夠，數(shù)據(jù)會(huì)丟失或者覆蓋。最佳設(shè)置通常是越低越好。

如何設(shè)置tRAS參數(shù)

tRAS是極具爭(zhēng)議的一個(gè)數(shù)值。很多人認(rèn)為00(目前需要借助軟件調(diào)節(jié))、01、05或者10是最快最穩(wěn)定的。但這也未必對(duì)每個(gè)用戶都適用，它根據(jù)內(nèi)存體質(zhì)有所不同。在實(shí)際應(yīng)用中我們發(fā)現(xiàn)，此項(xiàng)參數(shù)對(duì)于一些內(nèi)存(如采用爾必達(dá)顆粒)來(lái)說(shuō)非常影響其極限頻率下的穩(wěn)定性，但是有些內(nèi)存(如采用鎂光顆粒)可以調(diào)整至0都穩(wěn)定如初。

讓我們通過(guò)刪試來(lái)看看tRAS在設(shè)置為“0”和“4”時(shí)的各項(xiàng)性能變化。為的只是說(shuō)明一點(diǎn)：“零”延遲并不完美，合理優(yōu)化才是硬道理。對(duì)于tRAS的設(shè)置，筆者做了對(duì)比測(cè)試。通常情況下，一般主板BIOS中提供的最小值僅為4～5，也有些可以到1。但是“0”這個(gè)特別的數(shù)值就需要借助軟件來(lái)搞定了。

在測(cè)試軟什的選用上，我們使用3．50．782板的Everest測(cè)試軟件。在保證小參不變的前提下，我們將tCL、tRCD和tRP均設(shè)置為4，而此時(shí)內(nèi)存的頻率為DDR2-1100。為了對(duì)比tRAS對(duì)系統(tǒng)性能的影響，筆者單獨(dú)進(jìn)行了tRAS在“0”和“4”時(shí)的對(duì)比測(cè)試，看看在內(nèi)存讀取、內(nèi)存寫(xiě)入、內(nèi)存復(fù)制及內(nèi)存潛伏這幾項(xiàng)中誰(shuí)的成績(jī)更加突出。

分析與總結(jié)

從上面的測(cè)試數(shù)據(jù)可以看出，當(dāng)tRAS調(diào)節(jié)到“0”時(shí)，其實(shí)際內(nèi)存效能較“4”時(shí)均有不同程度的下降，內(nèi)存潛伏：Low is better)。而且內(nèi)存復(fù)制一項(xiàng)的影響最大，排除軟件Bug的原因后。筆者分析了一下，MinRAS#Active Timing這個(gè)選項(xiàng)控制內(nèi)存最小的行地址激活時(shí)鐘周期數(shù)(tRAS)，表示一個(gè)行地址從激活到復(fù)位的時(shí)間。如果設(shè)置為“0”那么可以等同于激活或無(wú)復(fù)位。因此在內(nèi)存復(fù)制測(cè)試時(shí)會(huì)因tRAS太短而造成完成突發(fā)傳送時(shí)間不夠，數(shù)據(jù)會(huì)丟失或者覆蓋。這樣來(lái)說(shuō)，有效的復(fù)制區(qū)域就金相應(yīng)減少。與設(shè)置為“4”時(shí)相差甚遠(yuǎn)。

總的來(lái)說(shuō)，大家在將內(nèi)存延遲降低的基礎(chǔ)上小要過(guò)于迷信超低延遲甚至“0”延遲能帶來(lái)性能上的大幅度提升。還是要根據(jù)電腦搭配的內(nèi)存現(xiàn)狀來(lái)多做實(shí)際效能測(cè)試，否則只會(huì)在不穩(wěn)定的基礎(chǔ)上浪費(fèi)了你的硬件性能。

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。