基于TDDB的數字隔離器壽命測試系統

摘" 要： 為評估數字隔離器在長期使用過程中的穩定性和壽命，提出一種基于經時擊穿（TDDB）的壽命測試系統，通過自動化和多路并行測試來提升測試效率。具體方法包括設計一個支持16路同時進行測試的系統，使用DSP控制程序和上位機軟件進行數據處理，并通過增加電壓應力來加速老化測試。實驗結果表明：該系統能夠在檢測到失效時立即終止測試，并自動記錄失效時間；同時通過模擬工作電壓環境，提高了測試結果的可靠性。與傳統方法相比，所設計系統顯著減少了人工干預，提高了測試效率和可靠性，并且能夠提前預警潛在故障，為電氣系統的穩定運行提供了有力保障。該研究對于提高數字隔離器的可靠性和壽命，以及保障電氣系統的安全運行具有一定的理論和實踐意義。

關鍵詞： 數字隔離器； 經時擊穿； 壽命測試； 可靠性評估； 柵氧化層擊穿； 回路電流監測

中圖分類號： TN761?34" " " " " " " " " " " " " " " 文獻標識碼： A" " " " " " " " " " "文章編號： 1004?373X（2025）06?0039?06

TDDB?based lifespan testing system for digital isolators

LI Ziteng1， WANG Jinjun1， CHEN Xuanyu2， WANG Kai1

（1. School of Electronic Information and Artificial Intelligence， Shaanxi University of Science amp; Technology， Xi’an 710021， China;

2. Xi’an Xiangteng Microelectronics Technology Co.， Ltd.， Xi’an 710068， China）

Abstract： In order to evaluate the stability and longevity of digital isolators during long?term usage， a lifespan testing system based on time?dependent dielectric breakdown （TDDB） is proposed， which can enhance testing efficiency by means of automation and multi?channel parallel testing. The specific method includes designing a 16?channel testing system， using DSP control program and PC software for data processing， and accelerating the aging test by increasing the voltage stress. The experimental results show that this system can immediately terminate the test and automatically record the failure time upon detecting a failure， while improving the reliability of testing results by simulating working voltage environments. In comparison with traditional methods， the designed system can significantly reduce manual intervention， enhance testing efficiency and reliability， and can preemptively warn of potential failures， providing strong assurance for the stable operation of electrical systems. This research has a certain theoretical and practical significance for improving the reliability and lifespan of digital isolators and ensuring the safe operation of electrical systems.

Keywords： digital isolator; time?dependent dielectric breakdown; lifespan testing; reliability assessment; gate oxide layer breakdown; loop current monitoring

0" 引" 言

數字隔離器在電氣系統中扮演著關鍵角色，用于隔離系統中不同元件間的數字信號或開關量信號，具有體積小、成本低及外圍電路簡單等優點，廣泛應用于家用電器、醫療設備和工業控制系統等領域[1]。這些應用領域對數字隔離器的可靠性要求極高，任何故障都可能導致系統崩潰或安全事故。

數字隔離器實現隔離的方式主要有電磁、電容和光耦合。光耦合隔離器由輸入LED、接收光電探測器和輸出驅動組成，但由于其存在低速、傳輸單向性和不易集成等缺點，逐漸被與CMOS工藝兼容的電磁和電容耦合方案所取代[2]。目前，主流數字隔離器多采用片上變壓器或電容隔離技術。電磁耦合隔離利用磁耦合傳輸信號，在初級和次級線圈之間實現高電壓隔離，能夠與MCU和柵極驅動器集成在CMOS芯片中[3]。

準確的柵氧質量評估方法對器件工作壽命的預測和柵氧可靠性機理研究具有重要意義。柵氧化層作為MOS器件的關鍵部分，其可靠性直接影響數字隔離器的性能。目前，常用的柵氧可靠性評估方法有：經時擊穿（Time?dependent Dielectric Breakdown， TDDB）、高溫柵偏（HTGB）和高溫交流柵應力（ACHTGS）等[4]。在適宜且穩定的工作環境中，TDDB將是導致數字隔離器失效的一個重要機制。因此，數字隔離器的壽命測試和可靠性評估需要考慮TDDB這一失效機制。通過對數字隔離器進行長期壽命測試，監測其在不同工作條件下的電學性能變化，可以評估絕緣材料的耐久性和隔離器的壽命。這有助于提前發現潛在問題，并采取措施改善設計和制造工藝，從而提高系統的可靠性和穩定性。

TDDB測試能模擬數字隔離器在實際使用中可能面臨的電壓應力，準確評估其在工作環境中的性能和壽命。在TDDB測試中，記錄絕緣材料發生擊穿前的溫度、電場強度和時間等特征，有助于分析器件故障的原因和機理，為未來設計改進提供依據。

1" TDDB原理及測試方法

1.1" TDDB原理簡介

TDDB是柵氧化層的一種重要擊穿現象，也是半導體集成電路中的主要失效機制之一。目前，柵氧化層TDDB效應是VLSI可靠性研究的一個重要內容[5]。TDDB測試通過在介電材料中施加持續的電場應力，模擬長期使用中的電壓應力情況，監測絕緣層的擊穿時間來評估其可靠性，并預測實際使用中的性能表現。由于TDDB是集成電路領域中的重要失效機制，對其進行研究和測試對于評估集成電路的可靠性和壽命至關重要。

1.2" 介電層擊穿模型

在電壓應力作用下，柵氧化層的TDDB過程通常可分為兩個階段：損傷建立階段和突變失控階段[6]。關于 TDDB的主流模型有熱化學擊穿模型（E?Model）、陽極空穴擊穿模型（1/E?Model）和V模型（V?Model）。在小于等于5 MV/cm的電場設計下，E模型具備更好的擬合效果，可以被用于各種介電層厚度，且具有物理退化機制理論基礎[5，7]，被視為所有模型中最為可靠的一種。

1.2.1" 陽極空穴擊穿模型——1/E?Model

當電子從多晶硅注入時，一些高能電子可直接越過3.1 eV的陰極勢壘而被SiO2電場加速到達陽極；另一些能量較低的電子則通過F?N隧穿到SiO2的導帶或者直接隧穿到陽極。

柵極氧化層上加的電場大于5 MV/cm，F?N隧穿將占主導地位，當柵氧化層厚度小于5 nm時，直接隧穿將成為主導。電子高速穿越導致Si—O鍵損傷，產生陷阱增多，并發生正反饋。1/E?Model表達式如下：

式中：[tbd]為失效時間；[τ]為比例常數；G為電場加速因子；Eox為加在柵氧化層的電場強度；Ea為熱激活能；k為玻耳茲曼常數；T為絕對溫度。1/E模型建立在F?N隧穿電流的基礎上，適用于高電場高電流的情況。

1.2.2 熱化學擊穿模型——E?Model

假設氧化層老化和擊穿是一個熱動力學過程，熱應力和外加電場的作用使Si—O—Si鍵角度變大，由開始的120°增加到150°以上，形成氧空位結構，出現Si—Si弱鍵。Si—Si鍵斷裂后出現SP2雜化以及空穴陷阱。在電場的作用下加速了共價鍵的斷裂，從而導致柵氧化層被擊穿。E模型表達式為：

E?Model不僅適用于高電場高電流的情況，也適用于低電場低電流的情況。但當柵氧化層進入超薄階段時，失效機理發生改變，E模型不能很好地解釋氧化層擊穿過程[6]。

1.3" 測試方法

TDDB測試采用恒定電壓法，如圖1所示。

在恒溫箱內，將溫度控制為Tn，在隔離器兩側施加工頻恒定電壓Urms，根據VDE 0884?11（IEC 60747?11）標準的規定，數字隔離器的絕緣性能應滿足以下要求：

假設回路電流為1 mA，此時的電流值已經遠大于兩個參考值，可以判定失效，因此將失效電流閾值設定為1 mA。

同一電壓下多個失效數據滿足威布爾分布，圖2中失效時間的確定參考標準IEC60747?17：2020，參考標準IEC62539：2007分析求得失效率滿足1 ppm的點，改變Urms獲得不同高電壓應力下的壽命。

對于預期工作電壓范圍內的較低電壓，失效時間通過參考TDDB模型外推獲得。圖3中工作電壓的確定參考標準IEC60747?17：2020。

2" 測試系統設計

本文旨在設計一種基于TDDB的數字隔離器壽命測試系統，通過對隔離器進行長期壽命測試，評估其在不同工作條件下的可靠性和穩定性。該系統由軟件和硬件兩部分組成，旨在提供全面的壽命測試功能和實時監測。

2.1" 系統設計概述

本系統旨在完成TDDB測試的同時監測回路電流，當出現過流的情況時，結束TDDB測試并記錄TDDB測試正常工作的時間。本系統整體設計框圖由硬件設計、軟件設計兩部分組成，如圖4所示。硬件部分可同時完成TDDB測試以及回路電流監測，軟件部分包括DSP控制代碼以及上位機軟件代碼。

2.2" 軟件系統設計

軟件系統分為DSP控制代碼和上位機代碼兩種。DSP控制代碼負責實時的信號處理和控制任務，而上位機軟件則提供了用戶界面，實現了用戶與系統的交互和監控。

2.2.1 DSP控制代碼

DSP控制代碼通過接收邏輯處理模塊傳輸的數據判斷TDDB測試模塊的工作狀態，隨后控制失效指示模塊，同時需要與上位機進行通信。

首先需要進行初始化配置，包括設置系統時鐘、初始化各個外設、配置中斷服務程序等。

進入主循環后會對邏輯處理模塊傳來的數據進行處理，當出現過流時向上位機發送相應的指令。如上位機發來命令，會在接收中斷函數進行存儲，還會將中斷標志位置1，隨后在主循環中判斷測試狀態，繼續執行上位機發來的指令。DSP代碼流程如圖5所示。

2.2.2 上位機代碼

上位機軟件通過RS 485與DSP控制芯片進行通信。該軟件可用于執行硬件部分初始化操作、周期性發送命令以獲取回路電流狀態，并根據接收到的數據判斷是否有過流現象出現，最后將正常工作時間以Excel形式存儲。

軟件啟動后需設定RS 485通信參數（如波特率、數據位等），以確保與DSP控制芯片的正常通信。成功通信后，軟件手動發送初始化命令至DSP控制芯片，點亮失效檢測模塊中的發光二極管，驗證其能否正常工作。設定定時器，以固定時間間隔向DSP發送狀態讀取命令。如果檢測到過流現象，軟件停止計時，并將正常工作時間以Excel格式存儲在指定路徑下。

軟件界面下方設置“重置”“更新”“結束”3個按鈕。點擊“重置”，系統會重新初始化上位機和回路檢測系統的失效檢測模塊；點擊“更新”，軟件會立即發送狀態讀取命令，獲取當前TDDB測試模塊的工作狀態；點擊“結束”，軟件將終止運行。

上位機軟件程序流程如圖6所示。

2.3" 硬件系統設計

硬件系統分為TDDB測試模塊和回路電流檢測模塊兩部分。回路電流檢測模塊是系統的核心部件，負責檢測TDDB測試回路的電流。當檢測到電流超過1 mA時，將控制模塊斷開，并通過DSP向上位機軟件發送指令，改變TDDB測試狀態，停止計時并記錄正常測試時間。

回路電流檢測模塊為硬件系統的核心，如圖7虛框內所示。

2.3.1 主要模塊電路設計

在本設計中需要對TDDB測試回路的輸入信號進行處理并判斷是否過流，而且要實現對TDDB測試回路通斷的控制，需要對測試回路的工作狀態進行顯示，并與上位機進行通信。接下來將會分模塊對電路設計進行介紹。

1） 限流保護模塊

限流保護模塊用于在TDDB測試模塊電流異常時保護回路電流檢測模塊，確保電流不會過載，避免設備或元件損壞。

TDDB測試電壓設定為5 kV，假設電流達到1 mA，此時回路阻抗為5 MΩ。限流電阻和TDDB測試模塊串聯，限流電阻的設置需兼顧保護作用和測試影響。綜合考慮后續器件的電壓限制，限流電阻設定為300 kΩ，通過串聯10個30 kΩ電阻實現。這種配置不僅提高了電路的功率承受能力，還提供了更好的熱管理和更高的容錯性與穩定性。

系統需監測TDDB測試回路的電流，將電流信號轉換為電壓信號，可以簡化信號處理并與現有電子元件更好的兼容。為此，將輸入信號從回路電流轉變為電阻兩端的電壓信號。此外，添加一個2 kΩ和一個20 Ω的電阻，進一步方便后續測試和信號轉換。

2） 信號處理模塊

作為TDDB測試模塊和回路電流檢測模塊的橋梁，信號處理模塊是系統中一個很重要的模塊。由于輸入電壓信號幅值較小，首先需要對輸入的電壓信號進行預處理，以適應后續電路的要求。

輸入信號首先會輸入全差分隔離放大器，它負責將輸入信號進行隔離和放大，以提高信號的質量和穩定性。只進行放大還達不到后續處理需要的電平，需要有一個基準電壓源來提供穩定的2.5 V電壓。

經放大后的輸入信號和基準電壓源提供的2.5 V基準電壓作為輸入接到軌到軌輸出儀表放大器，它負責將處理后的信號輸出到系統的其他模塊，同時可以通過調節特定引腳間接的電阻阻值大小靈活地調整輸出，其增益可從1調整至1 000，傳遞函數為：

式中，[G=1+49.4 kΩRG]，[RG]為芯片AD8226兩個[RG]引腳間的電阻。當G=1時，其帶寬為1.5 MHz，共模抑制比最低為90 dB。

將本模塊的輸出電壓記作UMSP_OUT。

3） 邏輯處理模塊

經過信號處理模塊后的電壓信號將通過邏輯處理模塊來進行邏輯處理，可以把輸入信號轉換為期望的輸出信號，以此來判斷TDDB測試回路的電流是否超過1 mA。邏輯處理模塊連接示意圖如圖8所示。

信號首先通過雙路通用低電壓比較器，UMSP_OUT接在1IN+和2IN-，另外兩個輸入引腳1IN-和2IN+分別接兩個參考電壓，幅值為2.75 V和2.25 V。

當IN-高于IN+，則輸出電壓為低；反之則輸出高電平。比較之后的兩個輸出將會同時作為下一級或門的輸入。

接下來會輸入到四路雙輸入正邏輯或非門，將用此或非門來實現R?S鎖存器。輸出信號Q用于調整控制模塊的工作狀態，同時發送給DSP進行處理。

4） 控制模塊

控制模塊用于實現回路電流檢測模塊對外部TDDB測試電路的隔離和控制，可以通過控制高低電平的轉換來控制外部設備的開關狀態或工作模式。

控制模塊由繼電器和功率MOSFET組成。其中，功率MOSFET工作原理是基于MOSFET，特殊的結構設計和工藝技術使得其具有低導通電阻、高開關速度和高溫度穩定性等優點，適用于各種高功率應用場景。

功率MOSFET的通斷由系統的邏輯處理模塊控制，而其工作狀態會對繼電器的通斷起到控制作用。

5） 失效指示模塊

失效指示模塊是通過DSP控制的發光二極管（LED）來檢測系統中出現的故障或異常情況，以便觀察TDDB測試模塊的工作情況。

3" 測試與驗證

為了驗證軟硬件系統可否正常工作，將測試系統搭建起來進行測試，測試平臺如圖9所示。

將電路連接好之后，配置串口信息以及數據存儲路徑，點擊“連接”。

連接成功后，點擊“重置”，檢查指示模塊能否正常工作，初始化結束后的軟件界面如圖10所示。

調節加在通道4測試電阻兩端的電壓，此時測試回路電流為1.6 mA，指示燈發光，同時軟件也改變指示狀態，如圖11所示。

可通過數據記錄下方的路徑，查看保存失效時間的文件。測試系統設計允許同時進行多達16路的測試工作，這使得系統具有較高的并行性和效率。一旦系統檢測到數字隔離器的失效，會立即終止TDDB測試，并自動記錄下失效發生的時間。這種自動化的失效檢測和記錄功能在方便后續數據分析的同時極大地簡化了測試過程，減少了人工干預，提高了整個測試系統的智能化水平。

4" 結" 語

本文介紹了一種基于TDDB的數字隔離器壽命測試系統的設計與實現。該系統通過軟硬件的設計，能夠對數字隔離器進行長期穩定的壽命測試，并實時監測其工作狀態，為可靠性評估提供支持。

本系統提高了測試效率，節省了人力資源，適用于電力系統、工業控制和汽車電子等領域的數字隔離器可靠性評估和測試。未來將探索更多應用場景，擴展TDDB測試相關數據，并不斷完善系統功能和性能，為數字隔離器的研究和應用提供支持。

注：本文通訊作者為王進軍。

參考文獻

[1] 傅錚翔，李飛.數字隔離器的失效分析及解決對策[J].電子與封裝，2023，23（9）：21?25.

[2] 廖坤，楊君中，鞠玲，等.一種基于OOK調制的電容型數字隔離器[J].微電子學與計算機，2022，39（9）：125?132.

[3] 余爾倍.電容型數字隔離器的研究與設計[D].武漢：華中科技大學，2021.

[4] 胡嘉豪，王英倫，代豪豪，等.SiC MOSFET器件柵氧可靠性研究綜述[J].電源學報，2024，22（4）：1?11.

[5] 李新瑞.基于TDDB效應的年齡傳感器技術研究[D].成都：電子科技大學，2017.

[6] 趙文靜，丁夢光，楊曉麗，等.柵氧化層經時擊穿的非平衡統計理論分析方法[J].物理學報，2020，69（10）：124?132.

[7] MCPHERSON J， REDDY V， BANERJEE K， et al. Comparison of E and 1/E TDDB models for SiO/sub 2/ under long?term/low?field test conditions [C]// International Electron Devices Meeting 1998. Technical Digest （Cat. No.98CH36217）. San Francisco， CA， USA， 1998： 171?174.

[8] 徐通.65 nm MOS器件TDDB效應的仿真與測試[D].西安：西安電子科技大學，2017.

[9] VOLLERTSEN R P， WU E Y. Gate oxide reliability parameters in the range 1.6 to 10 nm [C]// 2003 IEEE International Integrated Reliability Workshop Final Report. [S.l.]： IEEE， 2003： 10?15.

[10] 廖京寧，郭春生，劉鵬飛，等.CMOS TDDB柵氧化層擊穿模型的改進[C]//第十四屇全國半導體集成電路、硅材料學術年會論文集.北京：中國電子學會，2005：188?191.

[11] FALIDAS K E， EVERDING M B， VIEGAS A E， et al. Automated reliability calculation of failure rate， lifetime extrapolation and prediction for embedded metal?insulator?metal capacitors using an optimized time?dependent?dielectric?breakdown model [J]. Microelectronics reliability， 2023， 150： 115191.

[12] HOLGER S， MINWHO L， TOM B， et al. The influence of extended defects in 4H?SiC epitaxial layers on gate oxide performance and reliability [J]. Materials science forum， 2023， 6833： 127?133.

[13] 孟逸飛，肖知明，楊君中，等.電容型數字隔離器編解碼電路設計[J].微電子學與計算機，2023，40（12）：102?109.

作者簡介：李梓騰（1999—），男，陜西咸陽人，碩士研究生，研究方向為CMOS混合信號集成電路設計。

王進軍（1980—），男，陜西禮泉人，碩士研究生，副教授，研究方向為CMOS混合信號集成電路設計、超大規模集成電路與系統設計、半導體光電器件與光電集成、功率半導體器件與集成技術、智能傳感與信號處理。

收稿日期：2024?07?07" " " " " "修回日期：2024?08?19

基金項目：陜西省教育廳科研計劃專項項目：A1GaN/GaN HEMT電力電子器件的優化與性能研究（18JK0103）