一種衛星通信系統FPGA遠程更新技術

摘要：原始的現場可編程邏輯門陣列（Field Programmable Gate Array，FPGA）軟件開發調試基于有線聯合測試工作組（Joint Test Action Group，JTAG）模式，這對于FPGA的應用擴展具有一定的局限性和弊端。文章提出了一種新的FPGA遠程更新策略，可通過無線模式實現遠程更新功能，極大地方便了FPGA的調試維護工作。基于CPU+FPGA架構模式，文章設計了合理的數據緩存和處理機制，FPGA可通過IP核進行Flash中數據的讀寫更新。進一步地，文章將該策略應用到衛星通信系統中，通過衛星信道對遠端設備進行程序更新，實現了真正意義上的遠程更新功能。實驗證明該方案是可行的，且該系統靈活、可靠，尤其在無線衛星通信領域具有較高的使用價值和應用前景。

關鍵詞：FPGA；CPU；遠程更新；衛星通信

中圖分類號：TN911" 文獻標志碼：A

0 引言

現場可編程邏輯門陣列（Field Programmable Gate Array，FPGA）具有豐富的編程資源和靈活的運用方式，在無線通信領域具有非常廣泛的應用，尤其在航空航天領域應用頗多［1-2］。在越來越多的小型化系統和設備應用中，使用傳統模式的有線聯合測試工作組（Joint Test Action Group，JTAG）有線調試工具顯得尤為復雜和困難，迫切須要設計一種更為便捷高效的FPGA遠程更新策略，進而能夠實現遠程更新功能［3-7］。

受此啟發，本系統采用CPU+FPGA的系統架構，提出了一種新的FPGA遠程更新策略，實現了通過有線網口對Altera公司的CycloneⅤ系列芯片的遠程更新，從而極大地方便了FPGA調試維護工作。更進一步地，本文將遠程更新策略應用到衛星通信系統中，可以利用本地設備對遠端設備進行遠程更新加載，實現了真正意義上的遠程更新升級。

1 系統架構

本系統的主要組成部分是CPU和FPGA。CPU利用本地網口或無線衛星信道接收程序源文件數據和指令，將數據傳送給FPGA；FPGA通過讀寫本地加載Flash，實現對加載固件的更新。

系統的硬件電路主要由FPGA、CPU、Flash、DDR3等構成。CPU通過PHY芯片與外部網絡相連，同時，可以接收無線信道解調下來的載荷數據，自動識別更新指令和原始數據，對數據進行解析和存儲。此外，CPU可以通過總線訪問FPGA的緩存空間，FPGA設計控制邏輯對數據接收緩存操作和外掛Flash讀寫操作進行控制。CPU與FPGA協同配合，完成遠程更新操作。同時，系統實時收集和反映當前更新狀態，并對外進行反饋，本地設備可以非常直觀地監測更新過程，確保更新功能的正確性。系統硬件組成如圖1所示。

2 系統設計

本系統研究的內容主要包括2個方面：如何實現軟件的遠程更新加載和如何在衛星通信系統中應用。

2.1 遠程更新加載流程設計

本系統采用CPU+FPGA協同工作的模式，將Rpd格式文件（Raw Programing Data File）寫入Flash。Rpd格式文件是包含bitstream的二進制文件，由Pof文件生成，可以直接寫入Flash。

程序更新啟動由外部觸發，CPU接收外部網絡或無線信道的數據文件和啟動指令。CPU在接收到指令后，將源文件中的數據以非連續的方式發送給FPGA，CPU與FPGA之間通過總線進行傳輸［8］。同時，CPU下發擦除Flash指令，FPGA啟動擦除操作。

FPGA在接收到數據后，將其寫入Flash，由于CPU與FPGA之間總線傳輸速率遠高于數據寫入Flash的速率，須要設計控制策略對數據流量進行控制。FPGA將接收的數據進行緩存，并通過ASMI IP核將緩存數據寫入Flash［9-10］。同時，FPGA實時反饋緩存狀態給CPU，CPU通過緩存狀態判斷是否對緩存寫入新的數據。在整個過程中，FPGA部分邏輯設計控制狀態機，使緩存空間始終維持一個動態平衡，從而保證更新過程的正確性和可靠性。

在更新的過程中，CPU向外部監控軟件發送程序正在更新狀態的標識。當CPU將待更新程序文件中的數據全部發送給FPGA，并判定FPGA緩存狀態為空（此時FPGA已經將全部的程序源數據更新進Flash）時，向外部給出程序更新完成標識。具體的加載流程如圖2所示。

2.2 衛星通信系統中遠程更新設計

本文將FPGA遠程更新策略應用到衛星通信系統中，需要解決的主要問題是如何將待更新文件數據通過無線信道進行傳輸。為此，本文須要定義特殊格式的更新指令和原始數據幀。在更新的過程中，須要保持本地設備與遠端設備的雙向無線鏈路暢通，本地設備將待更新數據加入傳輸載荷數據并進行編碼調制，通過無線信道發射給衛星。

通過衛星轉發，遠端設備接收到載荷信息，通過解碼解調，CPU對數據進行解析，通過固定標識識別到FPGA遠程更新數據并進行緩存。為了增加無線遠程更新的可靠性，遠端設備通過判斷接收數據的幀計數和校驗來確保更新數據的正確性和完整性。此外，在接收到本地設備發送的啟動指令后，遠端設備就會開啟更新流程。衛星通信系統中FPGA軟件遠程更新設計如圖3所示。

3 系統的實現驗證

為了驗證系統設計的可行性，搭建模擬衛星通信的實驗環境［11］。本地設備和遠端設備之間采用模擬轉發器來模擬衛星無線通信環境。首先，通過Quartus" "Ⅱ的JTAG工具將FPGA原始程序固件燒寫進遠端設備的Flash；燒寫完成后對遠端設備重新加電，從監控軟件處可以看到FPGA原始程序啟動正常，并上報當前版本號為V1.0；其次，設置信道參數，確保本地設備與遠端設備之間的模擬信道通信正常；最后，通過模擬信道本地設備給遠端設備發送待更新程序文件數據，完成后發送遠程更新啟動標識。至此，本地設備可以通過模擬信道，將啟動標識傳輸給遠端設備。

遠端設備在接收到遠程更新啟動標識后，通過監控軟件上報更新狀態，這時可以看到正在進行的FPGA程序更新升級。值得注意的是，在此過程中，FPGA軟件依然可以正常工作，鏈路始終保持暢通。在更新操作完成后，監控軟件可以看到更新完成的標識。此時，工作人員將遠端設備重新加電，在監控軟件處能夠看到FPGA啟動正常，上報版本號為V1.1，由此說明遠程更新FPGA固件成功。

4 結語

本文給出了一種新的FPGA更新調試系統，通過采用CPU+FPGA架構，設計了合理的數據緩存處理機制，實現了FPGA的遠程更新調試功能，具有較高的靈活性和可擴展性，并通過實驗表明此系統設計的合理性與可靠性。該系統最大的優點是兼容性強、可移植性強。隨著航空航天特殊設備和小型化設備使用需求的日益增多，FPGA遠程更新的應用前景會越來越廣闊。

參考文獻

［1］楊海鋼，孫嘉斌，王慰.FPGA器件設計技術發展綜述［J］.電子與信息學報，2010（2）：714-727.

［2］宋克非.FPGA在航天遙感器中的應用［J］.光機電信息，2010（12）：49-55.

［3］周駿，宋凱，沈洋，等.一種基于重構的FPGA遠程更新方法［J］.雷達與對抗，2022（2）：58-61.

［4］陸禮紅，尹煥亭．基于CPLD技術的FPGA快速加載方案研究［J］．電子技術與軟件工程，2013（22）：43.

［5］黃勇．一種新型的FPGA快速動態配置和遠程加載技術［J］．通信技術，2013（12）：93-96.

［6］陳曦，沈佐峰．一種可靠的FPGA動態配置方法及實現［J］．通信技術，2012（3）：105-107.

［7］宋凱，林黃峰，謝明輝.一種FPGA的遠程在線加載和更新系統設計［J］.無線電電子學，2020（10）：7-10.

［8］Intel. Avalon Interface Specifications［EB/OL］. （2022-09-26）［2024-05-10］. https：//www.intel.com/content/www/us/en/docs/programmable/683091/22-3/introduction-to-the-interface-specifications.html.

［9］Intel. Active Serial Remote System Upgrade Reference Design［EB/OL］. （2013-07-31）［2024-05-10］. https：//www.intel.com/content/www/us/en/content-details/654467/an-603-active-serial-remote-system-upgrade-reference-design.html.

［10］Intel. Cyclone Ⅲ Active Parallel Remote System Upgrade Reference Design ［EB/OL］．（2009-08-03）［2024-05-10］. https：//www.intel.com/content/www/us/en/content-details/654884/an-521-cyclone-iii-active-parallel-remote-system-upgrade-reference-design.html.

［11］陳巡，張翔，韓戴如，等.基于FPGA+MPC8260內核的微納衛星地面站通信機設計［J］.電子設計工程，2020（1）：144-148.

（編輯 沈 強）

FPGA remote update technology for satellite communication system

ZHAO" Yuanwei

（The 54th Research Institute of CETC， Shijiazhuang 050081， China）

Abstract： Since its development and debugging should be based on the wired JTAG mode， the original FPGA software has some limitations and drawbacks. A new FPGA remote update strategy is proposed in this paper that greatly simplifies FPGA debugging and maintenance by enabling wireless implementation of the remote update function. A reasonable data caching and processing mechanism is designed using the CPU+FPGA architecture mode， enabling the IP core of the FPGA to read and write data stored in Flash. In addition， the actual remote update function is realized because the strategy is applied to the satellite communication system to update the program of remote equipment through the satellite channel. Exploratory outcomes confirm that the scheme is plausible and the framework is adaptable and dependable， particularly has a high worth of utilizations and an astounding possibility in the field of wireless satellite communication correspondence.

Key words： FPGA; CPU; remote update; satellite communication

作者簡介：趙園偉（1991— ），男，工程師，碩士；研究方向：衛星通信。