面向低軌衛星的低資源大帶寬自適應成形濾波設計

摘 要：由于低軌衛星通信過程中信號電平動態變化較大，為了提高信道利用率系統需要根據通信鏈路情況自動控制傳輸速率。為保證系統通信不中斷，滿足實時通信的需求，提出了一種面向低軌衛星的低資源大帶寬新型成形濾波器設計方法，該方法采用并行多相級聯積分梳狀（Ｃａｓｃａｄｅ Ｉｎｔｅｇｒａｔｏｒ Ｃｏｍｂ，ＣＩＣ）濾波器的方式設計成形濾波器，能夠實現幾百ｋＨｚ 至幾百ＭＨｚ 大帶寬信號的成形，解決高、中、低速信號自適應連續成形濾波問題。相比傳統成形濾波器的高速信號處理能力提高了８ 倍，能節省乘法器資源９５％ 以上，適應低軌衛星通信場景下星載處理使用。仿真結果表明該濾波器對信號的成形效果和帶外抑制情況與傳統濾波器幾乎一致。

關鍵詞：低軌衛星；多相濾波；級聯積分梳狀濾波器；自適應成形濾波

中圖分類號：ＴＮ９２７ 文獻標志碼：Ａ 開放科學（資源服務）標識碼（ＯＳＩＤ）：

文章編號：１００３－３１１４（２０２４）０４－０７５０－０８

０ 引言

數字成形濾波器在通信系統中起著非常重要的作用，它可以限制發射信號的帶寬、減少碼間串擾，能夠將信號的大部分能量限制在帶寬內。在低軌衛星通信中，由于雙方距離變化、障礙物遮擋、雨衰等影響［１－３］，接收端接收到的信號電平會有數十ｄＢ 的變化。這會導致在信道條件好時，接收端可以接收幾百ＭＨｚ 的信號；而信道條件差時，接收端的接收能力僅為幾百ｋＨｚ。為了適應信道條件的變化，需要成形濾波器能夠對高、中、低速各種信號進行成形［４－５］。

在高速信號成形時，信號本身的速率可能超過芯片的處理時鐘，需要采用并行成形進行處理［６－７］，傳統的并行成形濾波器利用空間資源換取時間資源，導致芯片的資源消耗較多。文獻［８－１０］介紹了使用現場可編程門陣列（Ｆｉｅｌｄ-Ｐｒｏｇｒａｍｍａｂｌｅ ＧａｔｅＡｒｒａｙ，ＦＰＧＡ）芯片實現多相結構的濾波器，此多相濾波器消耗較少的資源即可實現高速信號濾波處理，但處理低速信號時會消耗大量資源。文獻［１１－１２］均提出了對稱系數多相結構非遞歸型濾波器（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ，ＦＩＲ）濾波器的設計方法，該類方法可以節省５０％ 的資源。

使用多相結構成形濾波器處理中低速信號成形時，隨著信號速率降低，消耗的芯片資源越來越多，尋找合適的濾波器是解決高、中、低速信號整體成形的關鍵。文獻［１３］使用多相混頻器與級聯積分梳狀（Ｃａｓｃａｄｅ Ｉｎｔｅｇｒａｔｏｒ Ｃｏｍｂ，ＣＩＣ）濾波器級聯的方式實現數字下變頻器，大幅節省ＦＰＧＡ 芯片資源。ＣＩＣ 濾波器［１４－１６］無需濾波器系數和乘法器就能夠實現內插濾波，當多級ＣＩＣ 濾波器級聯時可以得到更好的銳化效果和抑制作用［１７－１８］。

針對高速信號不易數字成形的問題，提出了一種并行多相的成形濾波器結構，利用該結構能夠對高于成形濾波器工作時鐘的信號進行成形。同時為兼容低速信號成形，解決低速信號成形時消耗乘法器過多的問題，研究多相濾波與ＣＩＣ 濾波級聯的方式構造成形濾波器，改進ＣＩＣ 濾波器的基本結構，改善通帶特性，增加阻帶抑制，提出了一種低資源成形濾波器的設計方法，通過該方法設計的成形濾波器可以適應幾百ｋＨｚ 到幾百ＭＨｚ 信號帶寬變化，實現低軌衛星信道條件快速變化情況下，對高、中、低速各種信號的自適應成形濾波，保證系統正常通信，同時能夠解決資源消耗大問題。

１ 成形濾波原理

成形濾波有兩個重要作用，一是限制傳輸信號帶寬，增加帶寬利用率；二是減小碼間串擾，提高接收端解調性能。很多低通濾波器都可以作為成形濾波器，其中理想低通濾波器的帶寬利用率最高，而且其碼間串擾抑制也很好。理想低通濾波器的沖激函數為：

式中：Ｔｓ 為每個符號的周期，由于理想型低通濾波器的邊沿是垂直陡降的，在現實中很難實現，因此采用升余弦的沖激函數實現低通濾波器，該濾波器可以使信號邊緣緩慢下降，適當增加濾波器帶寬，能夠實現無碼間串擾傳輸。升余弦低通濾波器的沖激函數為：

式中：α 為滾降系數，０ ＜α＜１，當α ＝ ０ 時，ｈα（ｔ）＝ｈ（ｔ），即升余弦低通濾波器等效理想低通濾波器。升余弦濾波器的邊緣隨著α 變大而變緩，同時信號帶寬變寬。在實際工程中綜合考慮解調性能與帶寬利用率，滾降系數α 的選取范圍為［０． １５，０． ３５］。

成形濾波除了要設計一個合適的低通濾波器外，還需要對即將成形的原始數據進行內插處理。原始數據經過Ｎ 倍內插零后與升余弦低通濾波器進行卷積運算，插零倍數為：

式中：ｆＤＡＣ 為數模轉換器（Ｄｉｇｉｔａｌ ｔｏ ＡｎａｌｏｇＣｏｎｖｅｒｔｅｒ，ＤＡＣ）的工作頻率，ｆｓ 為信號的符號率。

由于ＤＡＣ 工作頻率的限制和實現成形濾波器資源限制，一般結構的成形濾波器無法完成低至幾百ｋＨｚ 信號、高至幾百ＭＨｚ 信號的成形濾波。通過設計并行多相結構成形濾波器，解決高速信號的成形濾波問題；設計多相級聯ＣＩＣ 成形濾波器，解決高速信號的成形濾波問題；設計控制多相級聯ＣＩＣ 成形濾波器系數抽頭的方法，實現從幾百ｋＨｚ 到幾百ＭＨｚ 的大帶寬信號自適應成形濾波。

２ 低資源大帶寬自適應成形濾波設計

２． １ 并行多相結構成形濾波器設計

利用多相結構實現成形濾波器可以降低濾波器的工作頻率和實現難度，提高了數據處理的速率。下面對Ｍ 階濾波系數進行Ｋ 元多相結構濾波器推導。

任何Ｍ 階濾波系數ｈ（ｎ）經ｚ 變換后都可以分解為：

Ｈ（ｚ）＝ ｈ（０）＋ｈ（１）ｚ－１ ＋ｈ（２）ｚ－２ ＋…＋ｈ（Ｍ－１）ｚ－Ｍ＋１。（４）

由式（４）可得：

多相結構成形濾波器對低速信號成形濾波時，可按組循環調用Ｈ０（ｚ８）～ Ｈ７（ｚ８）系數，串行運算，達到節省乘法器資源、加法器資源和降低功耗的目的。處理高速信號成形濾波時，可采用多相結構成形濾波器，并行運算，在不增加乘法器和加法器等資源的情況下，提高處理能力。本文設計的并行多相結構成形濾波器并行路數為８ 路（Ｋ ＝ ８），相比傳統濾波器可提高８ 倍處理能力。

２． ２ 多相級聯ＣＩＣ 成形濾波器設計

設計成形濾波器時，當ＤＡＣ 采樣頻率一定時，信號速率與濾波器系數數量成反比關系。在實際數字系統中，一個成形濾波器需要適應高、中、低速多種信號，濾波器系數應以最低速信號的采樣倍數進行設計，其他高速信號成形時從濾波器系數集合中抽取系數使用。隨著處理信號速率的降低，成形濾波器系數的個數將增加，實現成形濾波器所用資源數量呈倍數升高。本節研究多相結構成形濾波與ＣＩＣ 濾波級聯的方法，解決高中低速各種信號的成形問題，同時研究ＣＩＣ 多級級聯對內插鏡像的抑制。

ＣＩＣ 濾波器結構簡單、擴展容易，只需加法計算即可實現高速內插后的抗混疊、抗鏡像濾波。ＣＩＣ濾波器由積分器和梳狀濾波器級聯構成，其沖擊響應函數為：

式中：Ｒ 為ＣＩＣ 濾波器的內插因子。沖擊響應函數經過ｚ 變換得到：

式中：ＨＣＩＣ＿Ｃ（ｚ）為梳狀濾波器，ＨＣＩＣ＿Ｉ（ｚ）為積分器。

ＣＩＣ 濾波器由梳狀濾波器和積分器級聯構成，當梳狀濾波器在前、積分器在后組成為ＣＩＣ 內插濾波器結構，如圖３ 所示。

為解決高、中、低信號統一成形濾波問題，設計多相成形濾波與ＣＩＣ 濾波級聯的新型濾波器結構，并對ＣＩＣ 濾波器的基本結構進行改進，增加阻帶抑制。高速信號成形時僅使用多相成形濾波，中低速信號成形時使用多相成形濾波與ＣＩＣ 濾波級聯，級聯結構如圖４ 所示。

圖中，Ｒ 為需要內插的倍數，取值為｛１，２，…，ｎ｝的正整數。當Ｒ ＝ １ 時，該級聯濾波器對最高速的信號進行濾波；當Ｒ ＝ ｎ 時，該級聯濾波器對最低速的信號進行濾波，ｎ 的取值根據系統需求確定。

該結構濾波器處理高、中、低不同信號時，由于多相結構成形濾波器的處理頻率與ＤＡＣ 器件的采樣頻率不一致，會引入鏡像雜波，雖然通過在后端級聯ＣＩＣ 濾波器對雜波進行抑制，但是級聯不同的ＣＩＣ 濾波器對雜波抑制也不相同。為到達更好的雜波抑制效果，ＣＩＣ 濾波器的梳狀器ＨＣＩＣ＿Ｃ（ｚ）和積分器ＨＣＩＣ＿Ｉ（ｚ）采用多級級聯方式實現。

３ 仿真及資源分析

３． １ 仿真分析

以對４５ Ｍｓｐｓ 信號成形濾波為例，分別對多相結構成形濾波器、多相級聯ＣＩＣ 成形濾波器的成形效果、雜波抑制情況進行仿真，同時為了仿真成形系數抽取、ＣＩＣ 濾波器級數對成形效果、雜波抑制的影響，設置了７ 種組合結構。仿真參數如表１ 所示，成形濾波器組合結構如表２ 所示。

按照表１ 給出的仿真參數進行全系數多相成形濾波、部分系數多相成形濾波、部分系數多相級聯全通成形濾波器、部分系數多相級聯ＣＩＣ（一級）成形濾波器對４５ Ｍｓ／ ｓ 信號進行了成形仿真，仿真結果如圖５ 所示。圖５（ａ）為全系數多相成形濾波器，帶外抑制４０ ｄＢ 以上，不會產生雜波；圖５（ｂ）為部分系數多相成形濾波器，帶外抑制約２０ ｄＢ，產生較大雜波；圖５（ｃ）為部分系數多相級聯全通成形濾波器，帶外抑制約４０ ｄＢ，與部分系數多相成形濾波器相比，雜波多抑制約２０ ｄＢ，此時雜波已近較小；圖５（ｄ）為部分系數多相級聯ＣＩＣ（一級）成形濾波器，帶外抑制約４０ ｄＢ，雜波抑制較明顯，帶外抑制情況與圖５（ｃ）所示的濾波方法相近。通信系統中的發射機由于受功放影響，發送信號的載噪比一般約３０ ｄＢ，因此除圖５（ｂ）所示的濾波方法外，其他３ 種濾波方法均能夠滿足通信系統要求。

由于多級ＣＩＣ 濾波器具有良好的帶外抑制作用，對１ ～ ４ 級ＣＩＣ 濾波效果進行了仿真，仿真結果如圖６ 所示。圖６（ａ）為部分系數多相級聯ＣＩＣ（一級）成形濾波器的雜波抑制效果仿真圖，相比圖５（ｂ）雜波多抑制約１５ ｄＢ，此時雜波雖然不影響通信系統工作，但還比較明顯；圖６（ｂ）為部分系數多相級聯ＣＩＣ（二級）成形濾波器的雜波抑制效果仿真圖，在圖６（ａ）基礎上對雜波又多抑制約１０ ｄＢ，此時雜波比主載波小７０ ｄＢ 以上；圖６（ｃ）和圖６（ｄ）分別為部分系數多相級聯ＣＩＣ（三級）成形濾波器和部分系數多相級聯ＣＩＣ（四級）成形濾波器的雜波抑制效果仿真圖，從雜波抑制效果上來說，圖６（ｃ）和圖６（ｄ）已沒有區別，實現了雜波的完全抑制。

在實現帶外抑制的同時需要確保信號頻譜不失真，圖７ 為使用全系數多相、部分系數多相級聯ＣＩＣ等不同成形濾波方法對４５ ＭＨｚ 信號成形輸出頻譜的仿真比較圖，仿真結果表明，部分系數多相級聯ＣＩＣ 成形濾波方法與全系數多相成形濾波方法的頻譜成形效果相差無幾。

圖８ 為使用全系數多相、部分系數多相級聯ＣＩＣ 等不同成形濾波方法對３５１． ５６２ ５ ｋＨｚ 信號成形輸出頻譜的仿真比較圖，為了清楚對比頻譜成形效果，對仿真結果進行了１００ 倍放大處理，仿真結果表明，二者的頻譜成形效果幾乎一致。

３． ２ 資源分析

當ＤＡＣ 采樣頻率為１ ４４０ ＭＨｚ 時，使用并行多相濾波器對１１． ２５ ～ ３６０． ００ ＭＨｚ 信號進行成形濾波，乘法器資源占用情況如圖９ 所示。對３６０． ００ ＭＨｚ信號進行成形濾波，需要３２ 個乘法器資源；對１１． ２５ ＭＨｚ 信號進行成形濾波，需要１ ０２４ 個乘法器資源；隨著信號帶寬變大，需要乘法器資源數量逐漸變多。

當ＤＡＣ 采樣頻率為１ ４４０ ＭＨｚ 時，使用多相級聯ＣＩＣ 成形濾波器對１１． ２５ ～３６０． ００ ＭＨｚ 信號進行成形濾波，根據不同信號帶寬改變ＣＩＣ 內插倍數，可實現固定需要３２ 個乘法器資源，隨著成形信號帶寬變小，ＣＩＣ 內插倍數逐漸變大，信號帶寬與ＣＩＣ 內插倍數關系如圖１０ 所示。

文獻［１１－１２］中使用對稱系數多相濾波器對１１． ２５ ～ ３６０． ００ ＭＨｚ 信號成形，不同信號帶寬對乘法器資源沒有影響，均節省５０％ 。

綜述上所述，使用并行多相成形濾波器、對稱系數多相濾波器、多相級聯ＣＩＣ 成形濾波器對３６０． ００ ＭＨｚ 帶寬的高速信號進行成形，使用乘法器資源數分別是３２、１６、３２，對稱系數多相濾波器節省乘法器資源５０％ ；對１１． ２５ ＭＨｚ 帶寬的低速信號進行成形，使用乘法器資源數分別是１ ０２４、５１２、３２，對稱系數多相濾波器節省乘法器資源５０％ ，多相級聯ＣＩＣ 成形濾波器節省乘法器資源９７％ 。因此，隨著信號帶寬變大，對稱系數多相濾波器節省乘法器資源率固定，多相級聯ＣＩＣ 成形濾波器節省乘法器資源率逐漸變大。

４ 結束語

面對低軌衛星通信中帶寬連續信號不易自適應成形處理的難題，本文通過研究成形原理及并行多相、ＣＩＣ 內插的濾波結構，提出了一種低資源并行多相級聯多級ＣＩＣ 的新型濾波器設計方法，并對該新型濾波器進行了仿真分析和資源分析。經仿真分析，使用并行多相級聯ＣＩＣ（一級）濾波器對信號成形，其帶外抑制達到４０ ｄＢ 以上，基本能夠滿足通信系統使用要求；使用并行多相級聯ＣＩＣ（二級）濾波器對信號成形，其帶外抑制可達７０ ｄＢ，可滿足高質量通信需求；為滿足特殊場景信號高抑制要求，可以選擇使用并行多相級聯多級ＣＩＣ（三級以上）的濾波器。通過對比處理能力和資源占用發現，并行多相級聯ＣＩＣ 成形濾波器比傳統成形濾波器的處理能力提高８ 倍、乘法器資源節省９５％ 以上，該濾波器能夠實現幾百ｋＨｚ 到幾百ＭＨｚ 的高、中、低速各類信號的連續自適應成形濾波。

參考文獻

［１］ 孫晨華，龐策． 低軌衛星互聯網體系和技術體制研究發展路線思考［Ｊ］． 無線電通信技術，２０２１，４７ （５）：５２１－５２７．

［２］ 孫晨華，章勁松，趙偉松，等． 高低軌寬帶衛星通信系統特點對比分析［Ｊ］． 無線電通信技術，２０２０，４６（５）：５０５－５１０．

［３］ 張更新，王運峰，丁曉進，等． 衛星互聯網若干關鍵技術研究［Ｊ］． 通信學報，２０２１，４２（８）：１－１４．

［４］ 程誠． 一種基于多相濾波器的高速匹配濾波器方法［Ｊ］． 艦船電子對抗，２０１６，３９（２）：４９－５２．

［５］ ＱＵ Ｙ，ＬＩＵ Ｙ Ｑ． Ｄｅｓｉｇｎ ｏｆ Ｗｉｄｅｂａｎｄ Ｓｉｇｎａｌ ＤｅｃｉｍａｔｉｏｎＢａｓｅｄ ｏｎ Ｐｏｌｙｐｈａｓｅ Ｆｉｌｔｅｒｉｎｇ ［Ｃ］∥２０１９ ３ｒｄ ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅ ｏｎ Ｍａｃｈｉｎｅ Ｖｉｓｉｏｎ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ．Ｇｕａｎｇｚｈｏｕ：ＣＭＶＩＴ，２０１９：４１３－４１９．

［６］ 喬先科，張鵬飛，謝方方． 高速并行內插倍數可變的成形濾波器設計［Ｊ］． 國外電子測量技術，２０１４，３３（８）：６１－６４．

［７］ 高波，王友華，李儒章，等． 一種寬帶多模數字抽取濾波器［Ｊ］． 微電子學，２０２０，５０（１）：７２－７７．

［８］ 李冰，鄭瑾，葛臨東． 基于多相結構和部分銳化的ＣＩＣ抽取濾波器［Ｊ］． 電子與信息學報，２００７（４）：１００５－１００８．

［９］ 周士雷，倪永婧． 內插倍數可變的低滾降成形濾波器的設計與實現［Ｊ］． 無線電工程，２０２０，５０（１）：３８－４２．

［１０］ＡＷＡＮ Ｍ，ＫＯＣＨ Ｐ，ＤＩＣＫ Ｃ，ｅｔ ａｌ． ＦＰＧＡ ＩｍｐｌｅｍｅｎｔａｔｉｏｎＡｎａｌｙｓｉｓ ｏｆ Ｐｏｌｙｐｈａｓｅ Ｃｈａｎｎｅｌｉｚｅｒ Ｐｅｒｆｏｒｍｉｎｇ ＳａｍｐｌｅＲａｔｅ Ｃｈａｎｇｅ Ｒｅｑｕｉｒｅｄ ｆｏｒ Ｂｏｔｈ Ｍａｔｃｈｅｄ Ｆｉｌｔｅｒｉｎｇ ａｎｄＣｈａｎｎｅｌ Ｆｒｅｑｕｅｎｃｙ Ｓｐａｃｉｎｇ ［Ｃ ］∥ ２０１０ ＣｏｎｆｅｒｅｎｃｅＲｅｃｏｒｄ ｏｆ ｔｈｅ ４４ｔｈ Ａｓｉｌｏｍａｒ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｉｇｎａｌｓ，Ｓｙｓｔｅｍｓ ａｎｄ Ｃｏｍｐｕｔｅｒｓ． Ｐａｃｉｆｉｃ Ｇｒｏｖｅ：ＩＥＥＥ，２０１０：４１４－４１８．

［１１］ＹＵ Ｙ Ｊ，ＬＩＭ Ｙ Ｃ，ＳＡＲＡＭＡＫＩ Ｔ． Ｒｅｓｔｏｒｉｎｇ ＣｏｅｆｆｉｃｉｅｎｔＳｙｍｍｅｔｒｙ ｉｎ Ｐｏｌｙｐｈａｓｅ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｌｉｎｅｒｐｈａｓｅ ＦｉｒＦｉｌｔｅｒｓ ［Ｊ］． Ｃｉｒｃｕｉｔｓ，Ｓｙｓｔｅｍｓ，ａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ，２００６，２５ （２）：２５３－２６４．

［１２］ＫＵＭＡＲ Ａ，ＹＡＤＡＶ Ｓ，ＰＵＲＯＨＩＴ Ｎ． Ｅｘｐｌｏｉｔｉｎｇ ＣｏｅｆｆｉｃｉｅｎｔＳｙｍｍｅｔｒｙ ｉｎ Ｃｏｎｖｅｎｔｉｏｎａｌ Ｐｏｌｙｐｈａｓｅ Ｆｉｒ Ｆｉｌｔｅｒｓ［Ｊ］． ＩＥＥＥＡｃｃｅｓｓ，２０１９，７：１６２８８３－１６２８９７．

［１３］ＤＡＴＴＡ Ｄ，ＤＵＴＴＡ Ｈ Ｓ． Ｈｉｇｈ Ｅｆｃｉｅｎｔ Ｐｏｌｙｐｈａｓｅ ＤｉｇｉｔａｌＤｏｗｎ Ｃｏｎｖｅｒｔｅｒ ｏｎ ＦＰＧＡ ［Ｊ］． Ｃｉｒｃｕｉｔｓ，Ｓｙｓｔｅｍｓ，ａｎｄＳｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ，２０２１，４０（２）：５７８７－５７９８．

［１４］張磊，狄建國，吳淑婷，等． 類梳狀補償濾波器設計與仿真［Ｊ］． 電子信息學報，２０１８，４６（８）：１９９７－２００３．

［１５］陳志，武斌． 基于ＦＰＧＡ 的切比雪夫梳狀補償濾波器［Ｊ］． 量子電子學報，２０２０，３７（１）：１５－２１．

［１６］ＳＴＯＳＩＣ Ｂ Ｐ，ＰＡＶＬＯＶＩＣ Ｖ Ｄ． Ｏｎ Ｄｅｓｉｇｎ ｏｆ ａ ＮｏｖｅｌＣｌａｓｓ ｏｆ Ｓｅｌｅｃｔｉｖｅ ＣＩＣ ＦＩＲ Ｆｉｌｔｅｒ Ｆｕｎｃｔｉｏｎｓ ｗｉｔｈ ＩｍｐｒｏｖｅｄＲｅｓｐｏｎｓｅ ［Ｊ］． Ａｅｕｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｎｉｃｓａｎｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎａｓ，２０１４，６８（８）：７２０－７２９．

［１７］王璞，張玉明，田野，等． 基于ＦＰＧＡ 的多級ＣＩＣ 濾波器的設計與實現［Ｊ］． 云南大學學報（自然科學版），２０１８，４０（４）：６７６－６８１．

［１８］羅強，劉景元． 高速數傳中改進的ＣＩＣ 濾波器的仿真與實現［Ｊ］． 通信技術，２０２０，５３（８）：１８６９－１８７２．

作者簡介：

宋艷軍 男，（１９８３—），碩士，高級工程師。

張 靜 男，（１９８１—），博士，高級工程師。