一種用于射頻前端的諧波整形低功耗N通道濾波器

摘 要：針對傳統射頻前端Ｎ 通道濾波器功耗高，不能根據應用要求選擇通過或抑制信號的高次諧波等問題，設計了一款諧波整形低功耗Ｎ 通道濾波器。該濾波器通過添加具有適當權重的額外路徑，可實現諧波抑制和整形的功能。同時，將本振Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ （ＬＯ） 信號的ｎ 次諧波信號作為時鐘信號，降低ＬＯ 信號頻率，時鐘信號發生器的動態功耗降低到原來的１ ／ ｎ。ＳＭＩＣ １８０ ｎｍ ＣＭＯＳ 工藝的后仿真結果表明，１０ 通道帶通濾波器的中心頻率在０． １ ～ ６． ０ ＧＨｚ 可調，增益為０ ～ ５ ｄＢ，噪聲系數小于４． ６ ｄＢ，功耗為３． ５ ～ ６． ０ ｍＷ，輸入三階交調點（Ｉｎｐｕｔ ３ｒｄ-ｏｒｄｅｒ Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ Ｐｏｉｎｔ，ＩＩＰ３） 大于１０ ｄＢｍ，３次和５ 次諧波抑制分別大于６５、９０ ｄＢ，表明該濾波器具有諧波抑制和諧波整形的功能，且具有較低的功耗。

關鍵詞：Ｎ 通道濾波器；帶通濾波器；諧波整形；諧波抑制；低功耗

中圖分類號：ＴＮ４３２ 文獻標志碼：Ａ 開放科學（資源服務）標識碼（ＯＳＩＤ）：

文章編號：１００３－３１０６（２０２４）０７－１９７５－０８

０ 引言

射頻接收機前端通常使用聲表面波濾波器來濾除干擾信號［１－３］。由于聲表面波濾波器的工作頻率是固定的，因此需要多個濾波器進行組合，才能覆蓋無線設備所需要的頻段［４－５］，明顯增加了濾波器的成本和占用面積［６－８］。Ｎ 通道濾波器具有片上可集成、中心頻率可調、線性度較高等優點，自２０ 世紀６０ 年代提出以來一直備受關注，在射頻接收機前端有廣闊的應用前景［９－１１］。

但是，傳統的Ｎ 通道濾波器存在２ 個缺點：

第一個缺點是保留了干擾信號頻率處的諧波分量，會降低所需信號的增益和接收機的靈敏度［１２］。文獻［１３］采用了諧波重組技術，在中頻波段具有良好的諧波抑制比。文獻［１１］提出了一種新型的抑制３ｋ（ｋ∈Ｎ）次諧波的方法，結合單端輸入到差分輸出的結構，可以有效抑制高次諧波。但電路的結構更加復雜，增加了芯片面積。

第二個缺點是較高的功耗。隨著時鐘本振（Ｌｏｃａｌ Ｏｓｃｉｌｌａｔｏｒ，ＬＯ）頻率的增加，時鐘產生的靜態功耗以線性方式增加。

文獻［１２］使用八相時鐘發生器，整體的功耗大于３０ ｍＷ。文獻［１４］提出了一種諧波抑制低功耗技術，與傳統的Ｎ 通道濾波器相比，該方法將功耗降低到原來的１ ／ ｎ。文獻［１５－１６］使用了一種低功耗技術，利用濾波器頻率響應的３ 次諧波代替基波，可以將功耗降低到原來的１ ／ ３。但是上述方法的中心頻率可調范圍較窄，不能實現諧波整形。

針對上述問題，本文在傳統的Ｎ 通道濾波器結構上增加一些額外路徑和諧波控制參數，實現了諧波的抑制和整形。此外，將ＬＯ 信號的ｎ 次諧波信號作為時鐘信號，降低ＬＯ 信號頻率，可以大幅減小電路的整體功耗。

１ 傳統Ｎ 通道濾波器的分析

傳統結構的Ｎ 通道濾波器是一個線性周期系統［１７］，如圖１ 所示。先將輸入射頻信號進行下轉換為低頻信號，濾波后再上轉換為原射頻信號。通過采樣開關的開啟和閉合，可以實現不交疊信號的混頻。當濾波器模塊設置為低通濾波器時，整個系統就是如圖２ 所示的Ｎ 通道帶通濾波器。

２ 個采樣開關的周期控制信號ｕｎ（ｔ）、ｖｎ（ｔ）可以表示為：

通過計算可得參數，如表１ 所示。

３ 版圖設計與仿真驗證

本文設計的諧波整形低功耗Ｎ 通道濾波器采用ＳＭＩＣ １８０ ｎｍ 標準ＣＭＯＳ 工藝，選擇通道數Ｎ ＝ １０的結構。為了提高帶通濾波器的性能，考慮電路的匹配、對稱等問題，電路的整體版圖繪制如圖６所示。

采樣開關為寬長比為１５ μｍ ／ １ μｍ 的Ｎ-ＭＯＳ管，每個開關都是由占空比為１０％ 的１０ 相非重疊時鐘控制，采樣電容為２０ μｍ ／ ２０ μｍ 的ＭＯＳ 電容，運放選擇差動放大器以減小噪聲。在ＣａｎｄａｎｃｅＳｐｅｃｔｒｅ ＲＦ 仿真環境下對電路進行Ｓ２１ 的諧波增益仿真、周期性穩定（Ｐｅｒｉｏｄｉｃａｌ Ｓｔｅａｄｙ-Ｓｔａｔｅ，ＰＳＳ）仿真、周期交流（Ｐｅｒｉｏｄｉｃａｌ ＡＣ，ＰＡＣ ）仿真、噪聲（Ｐｎｏｉｓｅ）仿真等后仿真驗證。

傳輸特性曲線使用ＰＳＳ ＋ＰＡＣ 仿真，設置濾波器的中心頻率為１ ＧＨｚ，分別根據通道的通過或者抑制的需求，設置權重后仿真結果如圖７ ～ 圖９ 所示。由仿真結果可知，帶通濾波器的增益為０ ～５ ｄＢ。由圖７ 可知，三次諧波抑制在６５ ｄＢ 以上，五次諧波抑制在９０ ｄＢ 以上，有較好的諧波抑制特性。由圖８ 可知，中心頻率可調范圍可以達到６ ＧＨｚ，具有較寬的頻率可調范圍；在不改變中心頻率的情況下，將參數設置為僅基波、四次諧波通過，其余諧波抑制。由圖９ 可知，除基波、四次諧波，其余諧波均有３０ ｄＢ 以上的抑制，具有良好的諧波整形特性。

噪聲系數使用ＰＳＳ＋Ｐｎｏｉｓｅ 仿真，設置濾波器的中心頻率為０． ３ ～ １． ９ ＧＨｚ，設置仿真間隔為１００ ＭＨｚ，仿真結果如圖１０ 所示。由仿真結果可知，帶通濾波器的噪聲系數低于４． ６ ｄＢ。

輸入三階交調點（Ｉｎｐｕｔ ３ｒｄ-ｏｒｄｅｒ ＩｎｔｅｒｍｏｄｕｌａｔｉｏｎＰｏｉｎｔ，ＩＩＰ３）仿真使用ＰＳＳ 仿真，設置中心頻率為１ ＧＨｚ，頻率偏移分別設置為５、５０、１５０ ＭＨｚ，仿真結果如圖１１ 所示，帶通濾波器的輸入ＩＩＰ３ 均大于１０ ｄＢｍ，表明濾波器的線性度良好，具有較好的穩定性。

本文所設計的１０ 通道帶通濾波器，在ＳＭＩＣ１８０ ｎｍ ＣＭＯＳ 工藝下進行了后仿真，后仿結果顯示，濾波器的中心頻率可調范圍為０． １ ～ ６． ０ ＧＨｚ，在中心頻率可調范圍內，帶通濾波器的增益為０ ～５ ｄＢ，噪聲的系數小于４． ６ ｄＢ，輸入的ＩＩＰ３ 大于１０ ｄＢｍ，三次諧波的抑制可以達到６５ ｄＢ 以上，五次諧波抑制可以達到９０ ｄＢ 以上。表２ 為本設計電路與近幾年其他相似設計電路的性能對比，可以看出，本文所設計的濾波器具有較寬的頻率可調范圍，可以在不改變中心頻率的前提下選擇通過或者抑制高次諧波，實現了諧波的整形，同時，具有較低的功耗和較好的諧波抑制。

４ 結束語

本文設計了一種用于射頻前端的諧波整形Ｎ 通道帶通濾波器，可以根據應用的要求選擇通過或者抑制高次諧波，完成諧波整形。與傳統的Ｎ 通道濾波器相比，在保證時鐘信號不變的前提下，將ＬＯ 振信號的ｎ 次諧波信號作為時鐘信號，通過降低ＬＯ信號頻率，可以將時鐘信號發生器的動態功耗降低到原來的１ ／ ｎ。經過計算，在產生１ ＧＨｚ 時鐘信號時，動態功耗約為５ ｍＷ，而在產生５００ ＭＨｚ 時鐘信號時，動態功耗大約為２． ５ ｍＷ；運放產生的靜態功耗約為１ ｍＷ。該方法允許用戶根據需求靈活配置，在無線通信領域有廣闊的應用前景。

參考文獻

［１］ ＯＮＧ Ｚ Ｈ，ＳＡＴＯ Ｔ． Ａｎ Ｉｍｐｒｏｖｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ ＮｐａｔｈＦｉｌｔｅｒ ｗｉｔｈ Ｓａｍｐｌｉｎｇ Ｃｏｍｐｕｔａｔｉｏｎ ｆｏｒ Ｉｎｃｒｅａｓｅｄ ＳｔｏｐｂａｎｄＲｅｊｅｃｔｉｏｎ Ａｂｉｌｉｔｙ［Ｃ］∥２０１７ １７ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍｏｎ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ ａｎｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ（ＩＳＣＩＴ）．Ｃａｉｒｎｓ：ＩＥＥＥ，２０１７：１－６．

［２］ 韓星，張華沖，楊松． 基于ＡＳＩＣ 的海五衛星信號接收技術及實現［Ｊ］． 無線電工程，２０１８，４８（１０）：８９６－８９９．

［３］ 張澄安，李保國，王翔． 基于ＣＮＮ 的雷達嵌入式通信接收技術研究［Ｊ］． 無線電工程，２０２２，５２（３）：３５０－３５７．

［４］ 詹永衛，張吉偉，張超，等． 一種多通道寬帶中頻接收機設計與實現［Ｊ］． 國外電子測量技術，２０２０，３９（８）：８８－９１．

［５］ 王洪波． 基于衛星平臺的ＡＩＳ 接收機設計［Ｊ］． 無線電工程，２０１９，４９（５）：３７５－３８１．

［６］ ＭＵＲＰＨＹ Ｄ，ＤＡＲＡＢＩ Ｈ，ＡＢＩＤＩ Ａ，ｅｔ ａｌ． Ａ Ｂｌｏｃｋｅｒｔｏｌｅｒａｎｔ，Ｎｏｉｓｅｃａｎｃｅｌｌｉｎｇ Ｒｅｃｅｉｖｅｒ Ｓｕｉｔａｂｌｅ ｆｏｒ ＷｉｄｅｂａｎｄＷｉｒｅｌｅｓｓ Ａｐｐｌｉｃａｔｉｏｎｓ ［Ｊ］． ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ＳｏｌｉｄＳｔａｔｅＣｉｒｃｕｉｔｓ，２０１２，４７（１２）：２９４３－２９６３．

［７］ ＤＡＲＶＩＳＨＩ Ｍ，ＶＡＮ ＤＥＲ ＺＥＥ Ｒ，ＮＡＵＴＡ Ｂ． Ｄｅｓｉｇｎ ｏｆＡｃｔｉｖｅ Ｎｐａｔｈ Ｆｉｌｔｅｒｓ［Ｊ］． ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ ＳｏｌｉｄＳｔａｔｅ Ｃｉｒｃｕｉｔｓ，２０１３，４８（１２）：２９６２－２９７６．

［８］ 韓來輝． 一種基于協同仿真Ｃ 頻段大功率帶通濾波器設計［Ｊ］． 無線電工程，２０２０，５０（２）：１６２－１６６．

［９］ ＦＲＡＮＫＳ Ｌ Ｅ，ＳＡＮＤＢＥＲＧ Ｉ Ｗ． Ａｎ Ａｌｔｅｒｎａｔｉｖｅ Ａｐｐｒｏａｃｈｔｏ ｔｈｅ Ｒｅａｌｉｚａｔｉｏｎ ｏｆ Ｎｅｔｗｏｒｋ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎｓ：Ｔｈｅ Ｎｐａｔｈ Ｆｉｌｔｅｒ［Ｊ］． Ｔｈｅ Ｂｅｌｌ Ｓｙｓｔｅｍ Ｔｅｃｈｎｉｃａｌ Ｊｏｕｒｎａｌ，１９６０，３９（５）：１３２１－１３５０．

［１０］ ＨＡＺＲＡＴＩ Ａ，ＪＡＬＡＬＩ Ａ． Ｓｉｇｎａｌ Ｆｏｌｄｉｎｇ Ｉｍｐｒｏｖｅｍｅｎｔ ｉｎＮｐａｔｈ Ｆｉｌｔｅｒｓ ｂｙ Ｐｒｏｇｒａｍｍａｂｌｅ ＳｗｉｔｃｈｅｄＬＣ ＢａｎｄｓｔｏｐＰｒｅｆｉｌｔｅｒｉｎｇ［Ｃ］∥２０１９ ２７ｔｈ Ｉｒａｎｉａｎ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｅｌｅｃｔｒｉｃａｌ Ｅｎｇｉｎｅｅｒｉｎｇ （ＩＣＥＥ）． Ｙａｚｄ：ＩＥＥＥ，２０１９：２２８－２３２．

［１１］ ＨＡＺＲＡＴＩ Ａ，ＪＡＬＡＬＩ Ａ，ＭＥＧＨＤＡＤＩ，Ｍ ＢＡＢＡＥＩ Ｍ． ＡＭｅｔｈｏｄ ｆｏｒ Ｒｅｊｅｃｔｉｎｇ ３ｋｔｈ Ｈａｒｍｏｎｉｃｓ ｉｎ Ｂａｎｄｐａｓｓ ６Ｎｐａｔｈ Ｆｉｌｔｅｒｓ ［Ｊ］． Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｃｉｒｃｕｉｔ Ｔｈｅｏｒｙａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ，２０２０，４８（３）：３３５－３４８．

［１２］ ＭＩＲＺＡＥＩ Ａ，ＭＵＲＰＨＹ Ｄ，ＤＡＲＡＢＩ Ｈ． Ａｎａｌｙｓｉｓ ｏｆＤｉｒｅｃｔｃｏｎｖｅｒｓｉｏｎ ＩＱ Ｔｒａｎｓｍｉｔｔｅｒｓ ｗｉｔｈ ２５％ ＤｕｔｙｃｙｃｌｅＰａｓｓｉｖｅ Ｍｉｘｅｒｓ ［Ｊ ］． ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ ＣｉｒｃｕｉｔｓＳｙｓｔｅｍ，２０１１，５８（１０）：２３１８－２３３１．

［１３］ ＶＡＮ ＬＩＥＭＰＤ Ｂ，ＢＯＲＲＥＭＡＮＳ Ｊ，ＣＨＡ Ｓ，ｅｔ ａｌ． ＩＩＰ２ ａｎｄＨＲ Ｃａｌｉｂｒａｔｉｏｎ ｆｏｒ ａｎ ８ｐｈａｓｅ Ｈａｒｍｏｎｉｃ ＲｅｃｏｍｂｉｎａｔｉｏｎＲｅｃｅｉｖｅｒ ｉｎ ２８ｎｍ ［Ｃ］∥ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ ２０１３Ｃｕｓｔｏｍ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｃｏｎｆｅｒｅｎｃｅ． Ｓａｎ Ｊｏｓｅ：ＩＥＥＥ，２０１３：１－４．

［１４］ ＫＡＲＡＭＩ Ｐ，ＢＡＮＡＥＩＫＡＳＨＡＮＩ Ａ，ＢＥＨＭＡＮＥＳＨ Ｂ，ｅｔａｌ． Ａｎ Ｎｐａｔｈ Ｆｉｌｔｅｒ Ｄｅｓｉｇｎ Ｍｅｔｈｏｄｏｌｏｇｙ ｗｉｔｈ ＨａｒｍｏｎｉｃＲｅｊｅｃｔｉｏｎ，Ｐｏｗｅｒ Ｒｅｄｕｃｔｉｏｎ，Ｆｏｌｄｂａｃｋ Ｅｌｉｍｉｎａｔｉｏｎ，ａｎｄＳｐｅｃｔｒｕｍ Ｓｈａｐｉｎｇ［Ｊ］． ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄＳｙｓｔｅｍｓ Ｉ Ｒｅｇｕｌａｒ Ｐａｐｅｒｓ：２０２０，６７（１２）：４４９４－４５０６．

［１５］ ＳＨＡＭＳ Ｎ，ＮＡＢＫＩ Ｆ． Ａ Ｎｏｉｓｅｃａｎｃｅｌｌｉｎｇ Ｈａｒｍｏｎｉｃ Ｓｅｌｅｃｔｉｏｎ Ｒｅｃｅｉｖｅｒ Ｕｓｉｎｇ ａｎ Ｎｐａｔｈ Ｆｉｌｔｅｒ ｆｏｒ ５Ｇ Ａｐｐｌｉｃａｔｉｏｎｓ［Ｃ］∥ ２０２１ １９ｔｈ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｎｅｗ Ｃｉｒｃｕｉｔｓ ａｎｄＳｙｓｔｅｍｓ Ｃｏｎｆｅｒｅｎｃｅ （ＮＥＷＣＡＳ）． Ｔｏｕｌｏｎ：ＩＥＥＥ，２０２１：１－４．

［１６］ ＥＬＭＩ Ｍ，ＴＡＶＡＳＳＯＬＩ Ｍ，ＪＡＬＡＬＩ Ａ． Ａ ＷｉｄｅｂａｎｄＲｅｃｅｉｖｅｒ ＦｒｏｎｔＥｎｄ Ｕｓｉｎｇ １ｓｔ ａｎｄ ３ｒｄ Ｈａｒｍｏｎｉｃｓ ｏｆ ｔｈｅＮｐａｔｈ Ｆｉｌｔｅｒ Ｒｅｓｐｏｎｓｅ ［Ｊ］． Ａｎａｌｏｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓａｎｄ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ，２０１８，９４（３）：４５１－４６７．

［１７］ ＭＵＲＰＨＹ Ｄ，ＤＡＲＡＢＩ Ｈ，ＸＵ Ｈ． Ａ Ｎｏｉｓｅｃａｎｃｅｌｌｉｎｇ Ｒｅｃｅｉｖｅｒ Ｒｅｓｉｌｉｅｎｔ ｔｏ Ｌａｒｇｅ Ｈａｒｍｏｎｉｃ Ｂｌｏｃｋｅｒｓ ［Ｊ］． ＩＥＥＥＪｏｕｒｎａｌ ｏｆ ＳｏｌｉｄＳｔａｔｅ Ｃｉｒｃｕｉｔｓ，２０１５，５０（６）：１３３６－１３５０．

［１８］ ＲＵ Ｚ Ｙ，ＭＯＳＥＬＥＹ Ｎ Ａ，ＫＬＵＭＰＥＲＩＮＫ Ｅ Ａ Ｍ，ｅｔ ａｌ．Ｄｉｇｉｔａｌｌｙ Ｅｎｈａｎｃｅｄ Ｓｏｆｔｗａｒｅｄｅｆｉｎｅｄ Ｒａｄｉｏ ＲｅｃｅｉｖｅｒＲｏｂｕｓｔ ｔｏ Ｏｕｔｏｆｂａｎｄ Ｉｎｔｅｒｆｅｒｅｎｃｅ［Ｊ］． ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆＳｏｌｉｄＳｔａｔｅ Ｃｉｒｃｕｉｔｓ，２００９，４４，（１２）：３３５９－３３７５．

作者簡介

宋陽 男，（１９９７—），碩士研究生。主要研究方向：模擬集成電路設計。

（*通信作者）蔣品群 男，（１９７０—），博士，副教授，碩士生導師。主要研究方向：模擬集成電路設計。

宋樹祥 男，（１９７０—），博士，教授，博士生導師。主要研究方向：模擬集成電路設計。

蔡超波 男，（１９８７—），碩士，講師。主要研究方向：模擬集成電路設計。

岑明燦 男，（１９８７—），碩士，講師。主要研究方向：模擬集成電路設計。

基金項目：國家自然科學基金（６２０６１００５ ）；廣西自然科學基金項目－ 青年科學基金項目（２０２２ＧＸＮＳＦＢＡ０３５６４６ ）；廣西科技重大專項（ＡＡ２３０２３０１０）；廣西創新驅動發展專項（ＡＡ１９２５４００１）