用于誤碼率測試儀的抖動注入技術研究

賈冒華,童 瓊,李秀華,趙顯峰,劉婷

(北京無線電計量測試研究所,北京 100039)

0 引言

數字信號的抖動是其在某個特定時間節點上偏離理想時間位置的瞬時波動[1],在頻域往往體現為頻譜的發散,具有一定的隨機性。在數字電路中,抖動指標直接影響信號的整體質量,是信號完整性分析中最重要的考核因素之一。

對于數字信號傳輸系統而言,使用者不僅關注系統自身的固有抖動指標,還需要了解其對于不同抖動強度信號的容忍程度。因此,誤碼率測試儀在進行數字信號傳輸系統的指標評定時,其輸出信號的抖動頻率和抖動幅度需要精確可控。抖動注入就是在誤碼率測試儀的輸出信號上疊加可控抖動的技術。

1 抖動注入原理

在誤碼率測試儀中,碼型發生器用于產生包含特定圖形信息的串行信號,其輸出測試信號的抖動可以近似地等同于輸入時鐘信號的抖動,如圖1 所示。

圖1 輸入時鐘信號與輸出測試信號的抖動關系圖Fig.1 Jitter relationship between input clock signal and output test signal

正弦抖動的注入可以看作將時鐘信號經過一個正弦頻率調制[2]的過程,其抖動頻率和抖動幅度分別與調制信號頻率和幅度一一對應。其基本原理如圖2 所示。

圖2 時鐘信號抖動注入的基本原理圖Fig.2 The basic principle of jitter injection for clock signal

時鐘源是原始的固定速率時鐘信號,該時鐘信號與頻率、幅度均可自由調節的FM(頻率調制)輸入信號進行頻率調制,從而產生添加了抖動效果的時鐘信號。頻率調制過程中調制信號的頻率和幅度決定抖動注入后時鐘信號的抖動特性,抖動分量頻率fjitter與調制信號的頻率保持一致。

抖動分量幅度的峰峰值APP一般用單位間隔(UI)來表述[3],1 UI 相當于數據信號單個符號位(即一個時鐘周期)的持續時間TB,式(1)描述了抖動分量幅度APP用UI 為單位來表述的計算方法。

式中:TB——單個符號位時間,ps。

單個符號位時間TB即為碼速率的倒數,以32 Gb/s為例,TB是31.25 ps,那么抖動分量幅度的峰峰值APP=0.5 UI 所對應的時域寬度ΔT為15.625 ps。

抖動分量幅度是受正弦調制信號幅度VPP控制的,調制后時鐘信號的頻率偏差和VPP是成線性關系的。抖動注入后的時鐘信號可以通過式(2)進行表述。

式中:fCLK——時鐘信號頻率,Hz;η——頻率調制系數;fjitter——抖動分量頻率,Hz。

頻率調制系數η由頻率調制的頻率偏差ΔF和抖動分量頻率fjitter決定

抖動分量幅度的峰峰值App取決于調制系數

2 抖動注入實現

在誤碼率測試儀中,采用兩個時鐘源模塊來實現時鐘信號的抖動注入,其中一個具有頻率調制功能,如圖3 所示。需要抖動注入時,時鐘源1 輸出一個頻率為fCLK的單頻時鐘信號,時鐘源2 輸出一個頻率為fjitter的低頻調制信號。用時鐘源2 的信號調制時鐘源1 的頻率分量,使得時鐘源1 輸出信號的頻率在一定范圍內波動,用作碼型發生器的工作時鐘。碼型發生器中各通道采用同一個時鐘信號,因此所有通道輸出的測試信號都可以實現抖動注入功能。抖動注入后的測試信號質量已經大大惡化,可以輸出到被測件進行抖動容限測試。

圖3 誤碼率測試儀抖動注入示意圖Fig.3 The jitter injection diagram of bit error rate tester

如圖4 所示,時鐘源1 主體為鎖相環架構,采用DDS(直接頻率合成器)作為鎖相環的參考時鐘[4],能夠提供高精度的頻率調節分辨力。如果要獲得較小的調諧頻率,則需要減小鎖相環環路帶寬,但是鎖相環環路帶寬無限制的減小會影響寬帶鎖相性能,通常采用對鎖相環參考時鐘進行調制的方法實現窄帶頻率調制。方案中鎖相環環路帶寬為20 kHz,需要產生20 kHz 以內的調諧頻率時,由DDS 直接產生窄帶調頻信號,并以參考時鐘的方式將調頻特性傳遞至鎖相環的輸出信號。采用外部調制信號輸入時,由AD(模數轉換器)對外部調制信號進行采樣,得到的數字信號由FPGA(大規模可編程門陣列)進行數字鑒頻處理,并轉換為頻率控制字和相位控制字輸送給DDS。當需要寬速率的調制信號時,利用加法器電路將調制信號與比較器輸出的壓控電壓進行疊加后,連接至VCO(壓控振蕩器)的輸入端。基于VCO 的電壓/頻率轉換特性,調制信號給壓控電壓帶來的幅度波動將變為輸出信號的頻率波動,最終實現對輸出信號頻率的調制。

圖4 時鐘源1 原理框圖Fig.4 The functional block diagram of clock generator 1

如圖5 所示,時鐘源2 用于提供調制信號,其DDS 模塊的頻率控制字為32 bit,幅度控制字為12 bit,可以實現高精度的抖動頻率控制[5]。方案中,DDS 采樣時鐘為2.5 GHz,對應的頻率分辨力為2.5 GHz/232=0.6 Hz,幅度分辨力可達0.2 mV。

圖5 時鐘源2 原理框圖Fig.5 The functional block diagram of clock generator 2

輸出時鐘信號抖動分量幅度的限制是由調制頻率輸入幅度Vrms、實際輸出信號的調制帶寬和線性度范圍受限所致。調制頻率輸入幅度Vrms和抖動分量幅度需要通過大量測試進行描述,首先調節時鐘源2 調制信號的幅度,再通過時域測量和頻率測量方法得到抖動幅度APP的擬合曲線,如圖6 所示,最后將擬合曲線預存于數據庫中作為默認抖動注入功能的查詢參數,可以實現0.1～10 UI 范圍的抖動幅度控制。

圖6 歸一化頻率調制幅度和時鐘抖動幅度映射圖Fig.6 The normalized map of frequency modulation amplitude and clock jitter amplitude

如圖6 所示,時鐘速率為28 GHz 的條件下,分別在抖動分量頻率為500 kHz、1 MHz、4 MHz 和10 MHz時使用時域測量和頻域測量方法測量出抖動分量幅度峰峰值。歸一化頻率調制幅度IFM定義如下:

式中:Vrms——調制信號幅度有效值,V;S——頻率調節靈敏度;fjitter——調制信號頻率(即為抖動分量頻率),MHz。

由圖6 可得到抖動分量幅度的線性擬合曲線公式如下:

3 抖動注入測量

對于誤碼率測試儀輸出信號的抖動指標,最直觀的測試方法是采用高速示波器的脈沖參數測量功能。將被測誤碼率測試儀的任意發射通道通過穩相電纜連接至高速示波器的接收通道,被測誤碼率測試儀設置60 Gb/s,波形為NRZ,碼型設置為PRBS7,利用實時示波器測量輸入信號的抖動指標[6],測試結果如圖7 所示。

圖7 示波器抖動指標測試結果圖Fig.7 The jitter test result of oscilloscope

在同一個眼圖中,重復的數據或時鐘邊沿不能被有效識別,抖動分量幅度通過示波器測試難以突破單個碼元寬度的限制。而對于超出1 UI 大幅度的抖動來說,使用如圖8 所示的頻譜分析法更為準確,將抖動注入后的信號連接至頻譜分析儀,通過分析頻率調制信號的頻譜確定抖動分量頻率和幅度大小。

載波幅度歸零是頻率調制后時鐘信號的重要性質,因此使用貝塞爾“零點法”[7]能夠通過頻譜儀顯示的頻譜信息分析出抖動分量的頻率和幅度。由頻率調制原理可知,當調制系數η和貝塞爾系數J0相等時,載波幅度歸零[8]。自小到大的前四個η根植分別為2.40、5.52、8.65 和11.79,根據調制系數和抖動幅度的數學關系,假定抖動信號頻率為1 MHz,則第一個載波零點出現在抖動幅度APP為0.76 UI時,此時在時鐘頻率為28 GHz 時,對應的時域寬度ΔT為27.3 ps。使用貝塞爾“零點法”能夠非常準確的測量出抖動幅度APP,其驗證結果如圖9 所示。

圖9 28 GHz 時鐘信號加抖后頻譜和時域對照圖Fig.9 The comparison diagram by spectrum and waveform of 28 GHz jitter clock signal

4 結束語

從正弦信號頻率調制的原理出發,提出了一種高動態且參數可調整的抖動信號注入方法,該方法通過對碼型發生器輸入時鐘進行正弦頻率調制實現了輸出測試信號0.1～10 UI 范圍的抖動注入。搭建了正弦抖動注入電路并給出了抖動指標的典型測量方法,通過輸出信號的時域和頻域對照,驗證了大范圍抖動頻率范圍內高精度抖動注入方法的有效性。