多通道聲吶采集系統(tǒng)的設計

劉 凱，齊 華

（西安工業(yè)大學電子信息工程學院，陜西西安 710021）

為了滿足對海底聲吶信號高精度采集和信號特征分析的需求，多通道聲吶采集系統(tǒng)有著重要的作用。聲吶信號的頻率范圍為3 Hz～97 kHz，根據(jù)聲吶信號處理的特點，采集系統(tǒng)的通道一般達到幾十個甚至上百個。文獻[1]設計了一種固定增益為20 dB，可控增益范圍為0～120 dB，帶寬為60 kHz 的系統(tǒng)，該系統(tǒng)性能優(yōu)越，但用于多波束聲吶地形勘測。文獻[2]設計了多通道同步高速采集系統(tǒng),使用18 位精度的LTC2358，在強噪環(huán)境下實現(xiàn)采樣頻率為200 kHz，并且128 通道并行數(shù)據(jù)采集的功能[2]，該系統(tǒng)采集精度較低，傳輸設計較為復雜。文獻[3-4]采用多核簡化系統(tǒng)傳輸?shù)脑O計，卻增加了成本。市場通用采集卡精度稍有欠缺，產(chǎn)品性能優(yōu)異卻價格較高。

針對以上問題，該文設計并實現(xiàn)了一套海底多通道聲吶采集系統(tǒng)。該系統(tǒng)設計簡單、成本低、精度高，能實時發(fā)送采集到的數(shù)據(jù)至上位機并進行處理。

1 系統(tǒng)總體設計

系統(tǒng)采用高性能EP4CE10E22C8 用于數(shù)據(jù)采集和傳輸，使用兩片AD7768 模數(shù)轉(zhuǎn)換芯片，設計了16個通道，最高采樣頻率為256 kHz、采樣精度為24 bit的聲吶信號同步采集板，將采集的數(shù)據(jù)存儲到SD 卡并同時通過以太網(wǎng)進行傳輸，上位機分析接收的數(shù)據(jù)，繪制波形和時頻瀑布圖。

多通道采集系統(tǒng)的下位機總體設計如圖1 所示。設備由16 路模擬信號調(diào)理電路板、采集主控和存儲板組成。模擬信號調(diào)理板將傳感器輸出的信號進行濾波和運放，采集主控存儲板實現(xiàn)聲吶信號的采集存儲、傳輸和控制信號調(diào)理電路板功能。上位機發(fā)送指令改變采樣率、模擬信號增益和濾波頻率，并對接收到的數(shù)據(jù)進行分析[5]。

圖1 多通道采集器系統(tǒng)總體框圖

2 系統(tǒng)硬件設計

多通道聲吶采集系統(tǒng)采用高性能的FPGA 和高精度ADC 芯片，結(jié)合模擬信號調(diào)理電路板設計多通道采集系統(tǒng)的硬件平臺[6]。

2.1 信號調(diào)理電路設計

信號調(diào)理電路包括第一級差分轉(zhuǎn)單端放大、第二級放大、低通濾波和增益可調(diào)電路，主要用于系統(tǒng)中模擬信號的處理。聲吶信號的輸入頻率范圍為3 Hz～97 kHz，在電路設計中加直流隔離用于濾除直流偏置對模擬信號產(chǎn)生的干擾[7]。

前端使用的聲吶傳感器輸出差分信號，傳感器的輸出信號為微伏級，頻率帶寬大于所采集信號的頻率范圍。根據(jù)設計需求，需要進行放大和濾波，該系統(tǒng)的設計采用兩級固定放大，一級可調(diào)增益放大。一級、二級放大倍數(shù)分別為1 000 和100，第一級進行差分轉(zhuǎn)單端處理，簡化后續(xù)運放和濾波電路設計。而AD7768 支持的信號輸入電壓范圍為V 級，設計采集信號頻率范圍為20 kHz 以下，因此，信號還需要運放和濾波。硬件電路濾波設計使用LTC1069-6搭建的低通濾波，相比于自主設計的濾波，LTC1069-6 具有較小的偏移。經(jīng)過兩級放大，一級濾波信號幅值范圍為1～10 V。ADC 芯片信號輸入端為0～5 V，因此還需要放大5～50 倍，即1.4～34 dB。在可調(diào)增益電路設計中使用AD603 芯片設計增益范圍為0～40 dB，即1～100 倍；增益精度為±0.5 dB，即放大±1.06 倍[8]。

信號調(diào)理板的硬件原理框圖如圖2 所示，分為16（雙）通道模擬信號輸入接口、控制信號輸入口、穩(wěn)壓降壓單元、信號調(diào)理單元和模擬信號輸出接口[9]。

圖2 信號調(diào)理板硬件框圖

2.2 采集控制電路設計

采集控制板根據(jù)功能劃分為電源、模數(shù)轉(zhuǎn)換、時鐘單元、數(shù)據(jù)采集、數(shù)據(jù)存儲和數(shù)據(jù)發(fā)送單元。采集控制板主控芯片選用Altera Cyclone IV 系列EP4 CE10E22C8；采用存儲速率為class 10 和存儲空間為16 GB 的SD 卡，用于存儲采集的聲吶數(shù)據(jù)；數(shù)據(jù)發(fā)送單元采用RTL8211EG 和HR911130A 芯片設計的數(shù)據(jù)發(fā)送電路，用于與上位機進行通信。采集控制板硬件框圖如圖3 所示。

圖3 采集控制板硬件框圖

2.3 采樣電路設計

結(jié)合實際需求，考慮性能、集成度和成本，使用8通道同步采集以及最高采樣率為256 kHz 的AD7768進行模數(shù)轉(zhuǎn)換。設計需要16 路同步采集，采樣電路采用兩片模數(shù)轉(zhuǎn)換芯片以菊花鏈方式進行連接，一個器件的SYNC_OUT 連接到所有的SYNC_IN 上。

該芯片集成度高，在PCB 布局占用面積相對較小，將基準參考電壓設置為5 V，AD7768 模擬信號輸入范圍為0～5 V。

2.4 采集控制板設計

模擬信號調(diào)理電路板濾波和增益控制信號來自采集控制板。采集控制板中FPGA 的I/O 引腳數(shù)為144，有3 對標準的時鐘管腳。ADC 芯片通過SPI 進行采集配置并將采集數(shù)據(jù)輸出給FPGA 進行存儲和傳輸，F(xiàn)PGA 的引腳連線分配主要有采集板和信號調(diào)理板之間的濾波和增益控制信號線以及模擬信號數(shù)據(jù) 線；采集板 上FPGA 與UDP、SD 卡、AD7768 和RS485 之間的信號線。將模擬調(diào)理電路板和采集板分開設計，使采集系統(tǒng)具有通用性和靈活性，也簡化了PCB 板的布線。

3 軟件設計

系統(tǒng)軟件主要包括模擬信號調(diào)理電路板上的增益和濾波控制，采集控制板上的FIFO 緩存、數(shù)據(jù)傳輸、數(shù)據(jù)存儲程序和上位機。采集板上的軟件進行模塊化編寫進而實現(xiàn)代碼的可重用和可移植性，F(xiàn)IFO 緩存采集數(shù)據(jù)，SD 卡存儲數(shù)據(jù)，上位機通過UDP 協(xié)議收發(fā)數(shù)據(jù)[10]。

3.1 采集數(shù)據(jù)去噪

由于海底環(huán)境復雜，采集到的信號夾雜噪聲和無用信號，系統(tǒng)設計在上位機進行去噪有利于后續(xù)對采集到的數(shù)據(jù)進行特征提取并進行波形繪制。

采用FIR 濾波器在Matlab 中進行仿真，設置好低通濾波參數(shù)，在QUARTUS II 中調(diào)用IP 核進行設計。濾波去噪仿真如圖4 所示。

圖4 FIR低通濾波

3.2 數(shù)據(jù)傳輸

采用8 通道同步采集的ADC 芯片AD7768，通道采樣精度為24 bit，數(shù)據(jù)輸出為32 bit，高8 位為通道的狀態(tài)標志位[11]，上位機接收到采集數(shù)據(jù)后，分析高8 位數(shù)據(jù)可以得知通道的狀態(tài)。采樣頻率較高，采集一次發(fā)送一次，數(shù)據(jù)實時性較高，但是以太網(wǎng)頻帶占用率較高，故設計使用FIFO 緩存ADC 芯片來采集輸出的數(shù)據(jù)[12-13]。采集控制板間數(shù)據(jù)傳輸設計如圖5 所示。

圖5 采集控制板間數(shù)據(jù)傳輸設計

采集控制板兩顆ADC 芯片采集的數(shù)據(jù)都在FIFO_0 緩存區(qū)進行緩存，F(xiàn)IFO_0 的讀寫數(shù)據(jù)的位寬為32 bit。緩沖數(shù)據(jù)達到發(fā)送長度后進行發(fā)送，在以太網(wǎng)發(fā)送時，按照ADC1、ADC2 的順序進行發(fā)送[14]。表1 是UDP 數(shù)據(jù)發(fā)送對比，在考慮到波形顯示實時性、傳輸穩(wěn)定性和帶寬占用率方面，選擇第二種設計犧牲帶寬占用率追求系統(tǒng)整體性，并進行采集數(shù)據(jù)的緩存以及發(fā)送[15-16]。

表1 UDP數(shù)據(jù)發(fā)送用時

上位機下發(fā)控制指令用于控制下位機采集、低通濾波、增益選擇、采樣抽取倍數(shù)和采樣通道開啟關閉。發(fā)送指令長度為32 bit，指令格式如表2 所示。

表2 指令格式

3.3 特征提取

在QT 中編寫傅里葉算法，對采集的數(shù)據(jù)進行頻譜分析。其方法是先將信號分幀，再將各幀進行傅里葉變換。由于語音信號是短時平穩(wěn)的，對信號進行分幀處理，計算某一幀的傅里葉變換，這樣得到的就是短時傅里葉變換[17-18]。系統(tǒng)在上位機就使用該方法對接收到的數(shù)據(jù)進行短時傅里葉變換得到頻譜圖，上位機頻譜繪制設計為動態(tài)向下刷新，就得到頻譜瀑布圖。短時傅里葉變換特征提取仿真如圖6所示。

圖6 短時傅里葉變換特征提取仿真

4 實 驗

信號發(fā)生器為模擬信號調(diào)理電路板提供頻率為5 Hz 的正弦波輸入信號，上位機通過以太網(wǎng)控制系統(tǒng)采樣率并控制采集數(shù)據(jù)的發(fā)送和儲存。上位機將接收到采集數(shù)據(jù)進行波形顯示和頻譜繪制，SD 卡存儲采集數(shù)據(jù)用于備份，采集系統(tǒng)運行一段時間后，將SD 卡中的數(shù)據(jù)在電腦端打開。將讀取的數(shù)據(jù)和上位機接收到的數(shù)據(jù)波形與信號發(fā)生器的正弦波進行對比，分析采集存儲性能。

4.1 上位機測試

啟動上位機，系統(tǒng)配置位于上位機界面左下方，結(jié)合下位機硬件設計，上位機的抽取倍數(shù)設計能夠?qū)崿F(xiàn)采樣率在128、64、48、32 kHz 之間任意改變。FPGA 接收到上位機數(shù)據(jù),可以控制模擬電路在20 kHz、15 kHz 和100 kHz 低通濾波和增益為0～40 dB 之間進行選擇。選擇通道1 對數(shù)據(jù)進行分析，能夠正確繪制波形和頻譜瀑布圖。

4.2 同步性能測試

同步采集性能是該系統(tǒng)的一個重要參數(shù)。信號源輸出5 Hz 正弦波信號，在經(jīng)過信號調(diào)理電路后輸出，ADC 完成采樣率為48 kHz 的同步采樣。將同步采集得到的數(shù)據(jù)導入Matlab 繪制數(shù)據(jù)波形并進行分析，如圖7 所示。

圖7 采集數(shù)據(jù)同步波形

在Matlab 繪制采集數(shù)據(jù)波形，用虛線顯示的波形作為參考基準。通過使用FFT 算法，對多通道采樣的同步性能進行定量分析?？梢缘玫狡渌? 個通道與參考基準間的通道延遲。測試通道間延遲小于25 ns，角度偏差最大為3.14°，同步性能滿足大部分聲吶數(shù)據(jù)同步處理的要求。

4.3 性能分析

該文所設計的采集系統(tǒng)采樣精度為24 bit、最大采樣頻率為128 kHz 以及采集通道數(shù)為16 個，與其他多通道采集設備相比，該采集系統(tǒng)在采集精度上有一定優(yōu)勢并具有數(shù)據(jù)實時發(fā)送和頻譜繪制功能，但采樣率較低，這由聲吶信號的特點決定。該文所設計的采集系統(tǒng)在模擬信號調(diào)理、通道數(shù)、采樣率、采樣精度和數(shù)據(jù)實時傳輸方面可以滿足聲吶信號實際應用的需求。

4.4 實際應用

該系統(tǒng)用于海底聲吶采集，多通道同步采集和數(shù)據(jù)實時傳輸，上位機繪制頻譜圖便于進一步分析。利用設備模仿潛艇發(fā)出主動聲吶，采集系統(tǒng)進行采集測試。將原始數(shù)據(jù)在Matlab 中進行頻譜分析，用于和上位機頻譜繪制的數(shù)據(jù)進行對比。該系統(tǒng)數(shù)據(jù)采集上位機繪制頻譜瀑布圖如圖8 所示，從圖中可以清楚地看出信號特征，采集系統(tǒng)滿足實時采集和分析設計要求。

圖8 系統(tǒng)實際應用

5 結(jié)束語

文中采用兩個PCB 板將模擬和數(shù)字信號分開處理,選用高集成化濾波芯片、FPGA 和精度較高的ADC 芯片，上位機與下位機進行實時通信，從而控制采集和數(shù)據(jù)處理，設計實現(xiàn)了一種精度較高多通道的聲吶信號采集系統(tǒng)。從實驗測試結(jié)果可以看出，該文設計的16 通道模擬信號調(diào)理和并行數(shù)據(jù)同步采集電路、支持采樣率可切換、模擬信號增益可調(diào)、數(shù)據(jù)傳輸實時性較高和具有實時分析，符合對聲吶信號實時處理的應用需求，對于多通道采集系統(tǒng)的研究設計與實現(xiàn)，有著一定的參考價值和借鑒意義。該系統(tǒng)在長時間穩(wěn)定運行和UDP 更大數(shù)據(jù)發(fā)送方面還需進一步驗證及改正。