SiP 芯片測(cè)試系統(tǒng)的設(shè)計(jì)

王慶賀，黎 蕾，鄭利華，顧林

（中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214072）

系統(tǒng)級(jí)封裝（SiP），是將多顆裸芯封裝在同一殼體的一種封裝方式。SiP 封裝技術(shù)能夠提高元器件的集成度，有效的降低器件的體積，優(yōu)化系統(tǒng)的性能，在對(duì)電路體積和重量要求較高的領(lǐng)域（如導(dǎo)彈、航天飛行器、火箭）有廣泛的應(yīng)用價(jià)值和應(yīng)用前景[1-4]。

由于SiP 電路的復(fù)雜度和集成度越來越高，結(jié)構(gòu)和功能越來越復(fù)雜，設(shè)計(jì)制作的SiP 電路的故障率也越來越高。電路測(cè)試用于檢驗(yàn)SiP 芯片是否實(shí)現(xiàn)設(shè)計(jì)規(guī)范中的功能和性能指標(biāo)，是區(qū)分正常電路和故障電路非常重要的環(huán)節(jié)[5-8]。因此，該文將SiP 電路測(cè)試作為研究對(duì)象，設(shè)計(jì)了一套SiP 電路測(cè)試系統(tǒng)，如果SiP 電路順利通過該測(cè)試系統(tǒng)的測(cè)試，可以判定電路的功能正常、性能也達(dá)到要求。該測(cè)試系統(tǒng)主要實(shí)現(xiàn)對(duì)Mxx 型SiP 電路的實(shí)裝測(cè)試、ATE 測(cè)試和老練測(cè)試。

1 SiP電路簡(jiǎn)介

Mxx 型SiP 電路采用了DSP+FPGA 框架，內(nèi)部集成多款芯片，擁有多種外部接口。該SiP 電路主要實(shí)現(xiàn)數(shù)據(jù)采集和處理、通信以及控制等功能。

如圖1 所示為SiP 的電路框圖，該SiP 內(nèi)置FPGA芯片、DSP 芯片、FPGA 配置芯片、SDRAM、FLASH、電平轉(zhuǎn)換芯片、RS422 芯片、RS429 芯片和1553B 芯片。內(nèi)置的DSP 和FPGA 通過EMIF 和GPIO 實(shí)現(xiàn)通信。該SiP電路對(duì)外有1 路McBSP接口、1 路I2C接口、16 路GPIO（DSP）、20 路IO 輸出（FPGA）、20 路IO輸入（FPGA）、1 路SPI 接口、3 路422 接口（3 發(fā)3 收）、4路429接口（4發(fā)4收）和1路1553B 接口。功能和接口較為復(fù)雜。

圖1 SiP的電路框圖

該SiP 芯片使用具有正反雙腔陶瓷外殼的CPGA300 封裝形式，成品SiP 電路如圖2 所示。

圖2 SiP成品電路

2 SiP電路測(cè)試系統(tǒng)設(shè)計(jì)

2.1 實(shí)裝測(cè)試系統(tǒng)設(shè)計(jì)

實(shí)裝測(cè)試主要目的是完成SiP 電路在三溫條件下的功能測(cè)試，其中,高低溫采用熱流罩實(shí)現(xiàn)所需測(cè)試環(huán)境溫度。該文所使用的Mxx 型SiP 的實(shí)裝測(cè)試的三溫條件為高溫（+125 ℃）、常溫（+25 ℃）、低溫（-55 ℃）。

2.1.1 實(shí)裝測(cè)試板設(shè)計(jì)

Mxx 型SiP 器件結(jié)構(gòu)、功能比較復(fù)雜，通過對(duì)SiP結(jié)構(gòu)、功能的分析，可以知道該SiP 主要由DSP 和FPGA 兩款主控芯片組成，該SiP 使用FPGA 處理器實(shí)現(xiàn)信號(hào)的采集和輸出，使用DSP 處理器實(shí)現(xiàn)系統(tǒng)控制、數(shù)據(jù)處理。因而實(shí)裝測(cè)試板的設(shè)計(jì)主要以該SiP 電路的DSP 和FPGA 兩款處理器為核心，分別對(duì)存儲(chǔ)芯片、DSP 端的多種通信接口、FPGA 端的多種通信接口進(jìn)行功能測(cè)試。

SiP 實(shí)裝測(cè)試板的示意圖如圖3 所示。實(shí)裝測(cè)試板由直流電源供電，含有電流測(cè)量芯片，用于對(duì)SiP 電路電流的監(jiān)測(cè)。實(shí)裝測(cè)試板的主要控制單元是DSP28335，DSP28335 可以通過UART 與SiP 進(jìn)行通信、對(duì)SiP 的某些功能進(jìn)行測(cè)試，同時(shí)可以和上位機(jī)進(jìn)行通信，由上位機(jī)實(shí)現(xiàn)對(duì)實(shí)裝測(cè)試系統(tǒng)的控制，DSP28335 可以通過RS232 接口或者CAN 接口與上位機(jī)進(jìn)行通信。SiP 測(cè)試插座用于放置SiP 電路。實(shí)裝測(cè)試板為SiP 芯片提供復(fù)位信號(hào)、時(shí)鐘和電源。JTAG1、JTAG2 接口分別用于SiP 內(nèi)部的DSP、FPGA程序調(diào)試和固化。SPI 接口的Flash 芯片、I2C 接口的EEPROM 用于SiP 的McBSP、SPI 和I2C 接口的測(cè)試。

圖3 實(shí)裝測(cè)試板示意圖

2.1.2 功能測(cè)試方法設(shè)計(jì)

Mxx 型SiP 芯片的功能測(cè)試項(xiàng)如表1 所示。

表1 Mxx型SiP芯片的功能測(cè)試項(xiàng)

實(shí)裝測(cè)試時(shí)，將SiP 樣品電路放置在實(shí)裝測(cè)試板測(cè)試插座中，進(jìn)行SiP 電路的三溫功能測(cè)試。部分功能項(xiàng)測(cè)試方法如下：

1）ASRAM 讀寫測(cè)試

DSP 通過EMIF 總線對(duì)ASRAM 全地址進(jìn)行讀寫測(cè)試，分別進(jìn)行“0x5555”、“0xAAAA”讀寫測(cè)試，如果寫入和讀出的數(shù)據(jù)一致，則ASRAM 讀寫測(cè)試通過。

2）FLASH 擦除、讀寫測(cè)試

DSP 通過EMIF 總線對(duì)FLASH 進(jìn)行擦除、寫入和讀取功能的測(cè)試。DSP 首先對(duì)FLASH 進(jìn)行整片擦除，擦除完成后，對(duì)FLASH 寫入0x5555，讀取數(shù)據(jù)并比較數(shù)據(jù)是否一致，然后再擦除，進(jìn)行0xAAAA、地址值的寫入和讀取測(cè)試。

3）DSP 通過EMIF 接口與FPGA 通信測(cè)試

將FPGA 邏輯例化成EMIF 接口存儲(chǔ)器，DSP 通過EMIF 接口與FPGA 進(jìn)行通信，測(cè)試方法和ASRAM讀寫測(cè)試方法相同。

4）McBSP 接口（SPI 接口）測(cè)試

SiP 的McBSP 接口和SPI 接口的測(cè)試方法相同，都是配置成SPI 主模式，然后對(duì)實(shí)裝測(cè)試板上的Flash 進(jìn)行寫入和讀取的測(cè)試，如果寫入和讀取的數(shù)據(jù)一致，則測(cè)試通過。

5）I2C 接口測(cè)試

通過SiP 的I2C 接口對(duì)實(shí)裝測(cè)試板上的EEPROM 進(jìn)行寫入和讀取測(cè)試，如果寫入和讀取的數(shù)據(jù)一致，則測(cè)試通過。

6）422 接口測(cè)試

SiP 有三個(gè)422 接口，其中兩個(gè)422 接口相連，互發(fā)數(shù)據(jù)，如果發(fā)送和接收的數(shù)據(jù)正常，則這兩路422接口測(cè)試通過；另外一個(gè)422 接口和實(shí)裝測(cè)試板上的DSP28335 的串口通過協(xié)議轉(zhuǎn)換芯片相連，如果DSP28335 可以通過串口和FPGA 進(jìn)行收發(fā)數(shù)據(jù)，則該路422 接口測(cè)試通過。

7）429 接口測(cè)試

429 接口的發(fā)送和接收接口依次相連，進(jìn)行429協(xié)議數(shù)據(jù)的發(fā)送，如果收發(fā)數(shù)據(jù)一致，則測(cè)試通過。

8）1553B 接口測(cè)試

同時(shí)使用兩塊實(shí)裝測(cè)試板進(jìn)行1553B 接口的測(cè)試，一塊測(cè)試板的1553B 接口配置為BC 模式，另一塊測(cè)試板的1553B 接口配置為RT 模式，BC 端通過1553B 總線向RT 端發(fā)送數(shù)據(jù)，再從RT 端讀回?cái)?shù)據(jù)，如果發(fā)送和讀回的數(shù)據(jù)一致，則測(cè)試通過。

2.1.3 一鍵測(cè)試設(shè)計(jì)

實(shí)裝測(cè)試項(xiàng)均由上位機(jī)軟件控制，進(jìn)行一鍵測(cè)試，上位機(jī)一鍵測(cè)試的流程圖如圖4 所示。在準(zhǔn)備好SiP 電路測(cè)試的硬件和軟件后，單擊上位機(jī)軟件的“一鍵測(cè)試”按鈕，上位機(jī)軟件就自動(dòng)發(fā)送各個(gè)實(shí)裝測(cè)試項(xiàng)的指令，并根據(jù)收到的狀態(tài)字判斷測(cè)試項(xiàng)是否通過測(cè)試。使用上位機(jī)一鍵測(cè)試提高了測(cè)試效率。

圖4 上位機(jī)一鍵測(cè)試流程圖

2.2 ATE測(cè)試系統(tǒng)設(shè)計(jì)

ATE 測(cè)試可以給測(cè)試電路提供測(cè)試模式，通過測(cè)試向量給電路施加激勵(lì)，被測(cè)量的電路對(duì)激勵(lì)輸出響應(yīng)[9]。ATE 測(cè)試類型分為三種，分別是直流參數(shù)測(cè)試、交流參數(shù)測(cè)試和動(dòng)態(tài)功能測(cè)試[10-12]。

ATE 測(cè)試機(jī)通過性能板（Performance Board，PB）將激勵(lì)傳輸給被測(cè)器件（Device Under Test，DUT），DUT 對(duì)激勵(lì)的輸出響應(yīng)再通過PB 板傳輸給ATE 測(cè)試機(jī)。ATE 測(cè)試系統(tǒng)的基本框圖如圖5 所示。由于ATE 測(cè)試機(jī)的PB 板無法直接和被測(cè)SiP 電路接觸，設(shè)計(jì)了ATE 測(cè)試板實(shí)現(xiàn)SiP 電路和PB 板的電連接，SiP 電路可以放置在ATE 測(cè)試板上的插座中進(jìn)行ATE 測(cè)試。

圖5 ATE測(cè)試系統(tǒng)基本框圖

ATE 測(cè)試板實(shí)物圖如圖6 所示，測(cè)試板中間是插座；插座的上方是JTAG1 和JTAG2，分別用于調(diào)試DSP 和FPGA 的程序；ATE 測(cè)試板的兩側(cè)是含有過孔的焊盤，ATE 測(cè)試機(jī)通過插針接觸這些焊盤，給ATE測(cè)試板供電并傳遞電信號(hào)。

圖6 ATE測(cè)試板實(shí)物圖

SiP 電路ATE 測(cè)試步驟如下：

1）ATE測(cè)試前，將ATE測(cè)試需要的DSP程序、FPGA 程序下載到SiP 電路中；

2）將ATE 測(cè)試板安裝到ATE 的PB 上；

3）將SiP 電路放到ATE 測(cè)試板的插座中；

4）運(yùn)行ATE 測(cè)試機(jī)的測(cè)控軟件，加載程序；

5）對(duì)SiP 電路執(zhí)行連接性測(cè)試；

6）對(duì)SiP 電路執(zhí)行功能測(cè)試。

ATE 測(cè)試機(jī)按照測(cè)控軟件中的程序依次執(zhí)行操作，只有當(dāng)被測(cè)SiP 電路的所有測(cè)試項(xiàng)目都測(cè)試通過時(shí)，ATE 測(cè)試才通過[13-14]。

2.3 老化測(cè)試系統(tǒng)設(shè)計(jì)

SiP 電路的可靠性十分重要，關(guān)系著使用該SiP電路的系統(tǒng)是否能夠可靠運(yùn)行，為了提高SiP 電路的可靠性，需要對(duì)電路進(jìn)行試驗(yàn)篩選，老化試驗(yàn)是其中一個(gè)重要的篩選環(huán)節(jié)。老化試驗(yàn)分為靜態(tài)老化試驗(yàn)和動(dòng)態(tài)老化試驗(yàn)，動(dòng)態(tài)老化試驗(yàn)要求在電路允許的最高溫度下完全模擬實(shí)際的工作狀態(tài)，更能有效的篩選出失效的SiP[15-16]。該系統(tǒng)采用動(dòng)態(tài)老化試驗(yàn)方法，試驗(yàn)條件選擇溫度為125 ℃，時(shí)間160 h。

該文設(shè)計(jì)的老化測(cè)試系統(tǒng)由老化板、溫控箱、CAN 通信系統(tǒng)和上位機(jī)軟件組成，如圖7 基于CAN總線的老化測(cè)試系統(tǒng)框圖所示。上位機(jī)通過CAN總線與多個(gè)老化板進(jìn)行通信，控制老化板并接收狀態(tài)信息。使用CAN 通信方式可以方便地?cái)U(kuò)展老化板的數(shù)量，滿足大批量老化試驗(yàn)的要求。

圖7 基于CAN總線的老化測(cè)試系統(tǒng)框圖

老化板和實(shí)裝測(cè)試板相同，但需要將實(shí)裝測(cè)試的插座換成老化插座。四個(gè)老化插座連接到一個(gè)溫控箱上。老化插座內(nèi)置熱電偶、加熱棒，結(jié)構(gòu)如圖8所示。通過溫控箱和老化插座，可以控制SiP 的殼溫保持在125±3 ℃。使用溫控箱和老化插座，不依賴?yán)匣洌梢栽诔丨h(huán)境進(jìn)行老化試驗(yàn)。

圖8 老化插座示意圖

老化測(cè)試上位機(jī)軟件如圖9 所示，上位機(jī)軟件可以設(shè)置與CAN 通信相關(guān)的參數(shù)，可以控制各個(gè)老化板中的SiP 功能、接口測(cè)試的開始和結(jié)束，顯示各個(gè)老化板中SiP 的測(cè)試是否正常，通過下方的顯示區(qū)可以顯示各個(gè)老化板實(shí)時(shí)的測(cè)試結(jié)果。通過一個(gè)上位機(jī)軟件監(jiān)控所有老化板的狀態(tài)，操作十分方便。

圖9 老化測(cè)試上位機(jī)軟件

3 系統(tǒng)驗(yàn)證

使用該SiP 電路測(cè)試系統(tǒng)，對(duì)選取的25 顆SiP 進(jìn)行測(cè)試。在測(cè)試中心搭建了測(cè)試需要的軟件和硬件環(huán)境。

實(shí)裝測(cè)試：依次將25 顆電路放在實(shí)裝測(cè)試板上的插座中，使用熱流罩的噴氣口將插座罩住，通電后，依次設(shè)置熱流罩的溫度為+125 ℃、+25 ℃、-55 ℃進(jìn)行實(shí)裝測(cè)試，并記錄測(cè)試結(jié)果。

ATE 測(cè)試：將ATE 測(cè)試板固定在ATE 測(cè)試機(jī)的機(jī)臺(tái)上面，保持良好接觸，依次將25 顆電路放在ATE 測(cè)試板的插座中，使用熱流罩的噴氣口將插座罩住，進(jìn)行ATE 三溫測(cè)試。

老化測(cè)試：準(zhǔn)備25 塊老化板，七個(gè)溫控箱，將老化板的CAN 接口連接到CAN 總線上，將25 顆電路放在老化插座中，設(shè)置溫控箱的溫度為+125 ℃，接上電源后，使用老化測(cè)試上位機(jī)軟件依次啟動(dòng)電路的老化測(cè)試，160 h 后停止測(cè)試。

該SiP 電路三種測(cè)試的測(cè)試結(jié)果如表2 所示，測(cè)試系統(tǒng)可以將不合格電路篩選出來。

表2 測(cè)試結(jié)果統(tǒng)計(jì)表

4 結(jié)束語

該文對(duì)某款SiP 電路的組成進(jìn)行了介紹，并基于該SiP 設(shè)計(jì)了SiP 電路測(cè)試系統(tǒng)，并對(duì)該系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)做了詳細(xì)的介紹，該測(cè)試系統(tǒng)能夠?qū)崿F(xiàn)對(duì)SiP電路的實(shí)裝測(cè)試、ATE 測(cè)試和老化測(cè)試。使用該SiP測(cè)試系統(tǒng)對(duì)25 顆SiP 電路進(jìn)行了測(cè)試，該測(cè)試系統(tǒng)有效地篩選出了有故障的SiP 電路，為SiP 器件可靠性分析提供了檢測(cè)手段。