基于GaAs工藝的片上寬帶功率分配器*

李辰辰，高一強，孫曉瑋，錢 蓉，周 健，楊明輝

（1.中國科學院上海微系統與信息技術研究所 太赫茲固態技術重點實驗室，上海 200050；2.中國科學院大學，北京 100049；3.杭州電子科技大學 電子信息學院，浙江 杭州 310018）

0 引 言

威爾金森功分器（Wilkinson power divider，WPD）作為一種重要的無源器件，憑借簡單的結構和良好的隔離，廣泛應用于通信系統的功率分配與合成。由于輸入與輸出端口之間只存在一段1／4波長阻抗變換結構，傳統的WPD工作帶寬有限。為了滿足寬帶通信的需求，一些寬帶WPD被提出［1～8］。通過使用開路／短路短截線［1，2］可以得到更寬的插損與駐波帶寬，但其不支持寬帶隔離；基于左右手傳輸線結構［3］也可以實現寬帶，但其隔離性能較差，且由于左右手材料較為敏感，加工難度較大。使用耦合線［4，7］、橋型T線圈［8］等結構也可以實現寬帶，但其結構較為復雜，增加了設計的復雜性。得益于簡單的結構，多節阻抗變換［5，6］常用于進行寬帶設計。但是多節技術意味著尺寸與損耗的增加，在毫米波頻段尤為明顯，需要尋找進一步減小尺寸的途徑。

制作工藝方面，WPD 一般使用PCB 工藝［2～6］制作，但其尺寸較大，在毫米波頻段，不便于與其他有源器件進行集成。片上集成無源器件（integrated passive device，IPD）工藝能提高WPD的集成度，使其更好地與有源器件集成，因此也成為研究熱點。片上IPD 較多采用CMOS 工藝［1，7］，CMOS工藝具有較多的金屬層，可以實現更靈活的結構，但也存在介質損耗高的缺陷。與CMOS 工藝相比，砷化鎵（GaAs）襯底的低損耗特性，能有效避免功率損耗，更加適合設計低損耗器件［8］。

本文基于0.25 μm的GaAs-IPD工藝，提出了一種新的小型化寬帶高隔離兩路WPD。該WPD 通過多節集總參數等效的傳輸線實現寬頻帶內的功率分配，同時，采用RC 串聯網絡作為隔離結構，實現寬帶的電氣隔離。仿真與測試結果表明，該功分器在寬頻帶內具有良好的電氣性能。

1 理論分析

1.1 寬帶WPD拓撲結構

圖1給出了所提出的WPD的拓撲圖，P1為輸入端口，P2，P3為輸出端口，在以20 GHz 為中心頻率的寬帶上實現等功率分配。從輸入端口到輸出端口，有3 段傳輸線進行阻抗變換，以完成端口匹配并同時實現寬帶目標［6］。Z0＝50 Ω為端口阻抗，Z2＝Z0，θ2＝45°，θ1＋θ2＋θ3＝180°，θi（i ＝1，2，3）為中心頻率處的電長度。隔離網絡為RC 串聯網絡，遠離輸出端口以增加物理隔離，從而實現更好的隔離效果［9］。

圖1 寬帶WPD電路拓撲

1.2 奇偶模分析

由于功分器是對稱結構，因此，可以采用奇偶模分析［10］的方法來確定相關參數。偶模分析時，P2，P3端口的激勵信號幅度與相位相同，對稱平面沒有電流流過，此時隔離元件表現為開路，如圖2（a）所示。

通過阻抗變換，可以得到

代入公式可以得到Zein的表達式

其中

奇模時，P2，P3端口的信號幅度相同，相位相差180°，此時對稱面為零電位，從對稱面將電路切開，得到圖2（b）。同理，可以通過阻抗變換得到輸入阻抗Zoin。在奇模情況下，P1端口被短路，因此，偶模時1 端口的端口反射系數即是S11。圖2（a）的電路是一個互易無損二端口網絡，因此

式中 Zein為偶模時的輸入阻抗。當θ1＝θ3時，圖3 中給出了不同Z1與Z3下的S11與S21響應。從圖中可以看出，Case1在中心頻率處響應較好，但只存1 個傳輸零點，無法兼顧寬帶；Case2存在2個傳輸零點，但由于相距較遠，導致中心頻率處相應較差；Case3 權衡兩者，在保證帶內響應的同時兼顧帶寬，更適合與寬帶設計。

圖3 不同情況下的S11與S21（Case1：Z1 ＝81.7 Ω，Z3 ＝60.8 Ω；Case2：Z1 ＝78.5 Ω，Z3 ＝53.6 Ω；Case3：Z1 ＝73.1 Ω，Z3 ＝67.9 Ω）

對于隔離性能，S32可以由下式得到

其中

式中 Zoin為奇模時的輸入阻抗。在寬帶情況下，RC隔離網絡相較于純電阻隔離網絡，具有更高的匹配自由度，可以使Γe和Γo在寬帶范圍內更加接近，以達到更好的隔離效果［9］。在本文中，C5＝2C6＝0.284 pF，R1＝123.3 Ω，R2＝195.6 Ω。

1.3 小型化

為進一步減小尺寸，使用集總參數等效的方式完成設計。通常來說，傳輸線的集總等效模型有2 種：π形等效和T形等效。在片上工藝中，一般采用螺旋電感與金屬-絕緣體-金屬（metal-insulator-metal，MIM）電容的結構完成設計。由于螺旋電感的尺寸遠大于MIM電容，并且螺旋電感的建模精度相較于MIM電容更差，所以為了進一步減小尺寸以及提高設計精度，采用π形等效的方式完成設計。使π形等效模型與傳輸線的A矩陣對應相等，可以得到如下方程［11］

式中 L，C分別為等效模型中的電容、電感值；Zc為傳輸線的特征阻抗；θ為其電長度。使用式（7）與式（8）將圖1 中的傳輸線等效為集總參數形式。等效后，合并等效電容元件，得到如圖4 的集總參數等效后的功分器拓撲結構。等效后的理論與EM仿真結果如圖5所示。

圖4 WPD集總參數等效后電路拓撲

圖5 集總參數等效后的S參數（A：理論情況；B：EM仿真。其中，L1 ＝0.55 nH，L2 ＝0.43 nH，L3 ＝0.25 nH，C1 ＝0.095 pF，C2 ＝0.093 pF，C3 ＝0.090 pF，C4 ＝0.016 pF，C5 ＝0.284 pF，C6 ＝0.142 pF，R1 ＝123.3 Ω，R2 ＝195.6 Ω）

2 制作與測試

本文基于0.25 μm的GaAs-IPD工藝，圖6 為其工藝結構示意。工藝采用75 μm 厚的半絕緣GaAs 為襯底，具有2層金屬M1（1 μm）、M2（4 μm），2 層金屬之間存在氮化硅（Si3N4）作為介質。本文工藝通過背孔，將頂層金屬與背面接地金屬導通以實現接地。電容通過MIM 電容形式實現，電阻使用薄膜電阻（thin-film resistor，TFR）。

圖6 GaAs工藝示意

在EDA工具的基礎上，完成了WPD 的最終布局。隔離元件遠離輸出端，以同時良好的電氣隔離和物理隔離。在隔離結構中，電容對稱分布在電阻兩側以確保輸出端口的一致性。傳輸線和電感均采用雙層金屬進行制作，可以實現更低的損耗。通過采用2個大電容串聯的方式去實現一個更小的電容，以便增加電容面積，進一步避免加工過程中的誤差，使EM 仿真結果更貼近實際。芯片在顯微鏡下照片如圖7，不包括焊盤，芯片尺寸為0.6 mm ×0.8 mm 或0.04λ0×0.053λ0，λ0為頻率20 GHz時的自由空間波長。

圖7 顯微鏡下芯片照片

測試時，使用Cascade M150 探針臺聯合四端口矢量網絡分析儀Agilent N5245A 進行片上測試，基于標準阻抗基片（standard impedance substrate，SIS）并采用片上短路-開路-負載-直通的SOLT 校準技術進行校準工作。圖8 中顯示了測量結果，并與仿真結果進行了對比。不難看出，仿真與測試結果保持了相當好的一致性。輸入與輸出回波損耗在80%的相對帶寬內均優于15 dB，隔離在通帶內基本優于20 dB，帶內平均插入損耗在0.7 dB，輸出的幅度和相位不平衡度在通帶內分別小于0.3 dB和2°。

圖8 WPD仿真與測試結果

表1中列舉了本文的設計與文獻中功分器典型性能的對比，可以很明顯地看出，本文提出的WPD 具有高帶寬與高隔離度的特點，由于采用基于GaAs 的IPD 工藝，還顯示出更低的插入損耗。

表1 功分器典型性能對比

3 結 論

本文提出了一種新的寬頻帶高隔離片上二路等分功分器，通過奇偶模分析的方法闡述了其設計原理，并基于GaAs的IPD工藝完成加工與測試。在片測試結果表明：該功分器具有寬帶高隔離的特點，隔離優于20 dB，帶內平均插入損耗為0.7 dB，相位和幅度不平衡度在12～28 GHz 內分別小于2°和0.3 dB。測試結果與仿真結果擬合較好，驗證了本文設計的可行性。