基于鎖相環中數字鑒相器的RFID讀寫器研究

摘要：介紹了一種用于射頻識別（Radio Frequency Identification，RFID）系統讀寫器的數字鑒相器（DPFD）工作原理及其應用，并結合二分頻率搜索方案，實現對數控振蕩器頻率預設字的控制和調整。采用EDA軟件中的VHDL編程完成該系統的設計與仿真，仿真結果表明，該數字鑒相器具有快速相位檢測和頻率采集的功能。

關鍵詞：RFID;全數字鎖相環;DPFD;VHDL

中圖分類號：TN402" " 文獻標志碼：A" " 文章編號：1671-0797（2023）15-0038-04

DOI：10.19514/j.cnki.cn32-1628/tm.2023.15.009

0" " 引言

近年來，隨著物聯網行業的快速崛起和發展，射頻識別（RFID）技術[1]已經廣泛應用于車輛管理、身份識別、自動收費、公共交通以及無線定位等領域。RFID技術是一種非接觸的自動識別技術，其基本原理是利用射頻信號的空間耦合（電感或電磁耦合）或電磁反向散射的傳輸特性，實現對被識別物體的自動識別作用。

本地振蕩器是射頻識別（RFID）系統讀寫器結構中發射機和接收機產生選定頻率的關鍵部件，如圖1所示。讀寫器主要由射頻天線、控制模塊、接收模塊、發送模塊、本地振蕩器及接口模塊組成，其作用是負責與標簽之間進行通信以及接收后端系統的控制指令。與模擬鎖相環相比，全數字鎖相環（ADPLL）具有鎖定速度快、穩定性高、功耗低、體積小等優點，隨著互補金屬氧化物半導體（Complementary Metal Oxide Semiconductor，CMOS）技術的發展，基于全數字鎖相環的頻率合成器被廣泛應用于RFID系統，以實現頻率可變的本地振蕩器。

全數字鎖相環主要由數字鑒相器（DPFD）、控制單元（CU）、數控振蕩器（DCO）和分頻器組成，如圖2所示。其中，數字鑒相器是全數字鎖相環中重要的組成部分，它主要用于檢測輸入參考信號和反饋到PFD的輸出信號之間的相位或頻率差異。本文設計的數字鑒相器包括鑒相器（PD）和鑒頻器（FD）兩個部分，并采用二分法進行頻率搜索，以實現ADPLL的頻率快速鎖定。

1" " 電路設計

1.1" " DPFD設計

本文設計的數字DPFD主要由鑒相器（PD）和鑒頻器（FD）兩部分組成[2-3]。PD由觸發器和與非門電路組成，如圖3所示。PD檢測輸入參考信號F_REF與反饋信號F_DIV之間的相位差，并生成超前/滯后脈沖信號up_sig和dn_sig。在初始狀態下，up_sig和dn_sig脈沖都為0，直到檢測到F_REF或F_DIV的上升沿。如果PD檢測到F_REF的上升沿超前于F_DIV，則觸發器的up_sig有脈沖信號輸出。如果PD檢測到F_REF的上升沿滯后于F_DIV，則觸發器的dn_sig有脈沖信號輸出。為了避免PD產生死區脈沖，該電路新增由兩個與門組成的擴展電路[4]，為控制電路（CU）產生穩定的輸入信號up_trg和dn_trg。

FD由3個計數器和1個比較器組成，如圖4所示。3個計數器分別對3個輸入信號F_REF、up_trg和dn_trg的周期進行計數，以執行頻率采集。經歷一個完整周期的計數后，比較器將對計數器輸出的up_trg脈沖個數和dn_trg脈沖個數進行比較。如果系統檢測到up_trg的計數大于dn_trg，則觸發器輸出“慢”信號，輸出信號FS=0，表示F_REF的頻率比F_DIV高;如果系統檢測到up_trg的計數小于dn_trg，則觸發器輸出“快”信號，輸出信號FS=1，表示F_REF的頻率比F_DIV低。“慢”和“快”的定義分別對應于DCO運行頻率的加速和減速。

1.2" " CU設計

本文對DCO預設頻率控制字（PW）控制的方法是用CU（控制單元）代替ADPLL中的數字環路濾波器（DLF）。CU是根據PFD輸出的“快”或者“慢”的信號調節DCO的PW來實現快速鎖定頻率。鎖相環有兩種鎖定頻率方法，第一種是漸進頻率搜索方法，直到目標頻率鎖定，如圖5所示;第二種方法是使用二分頻率搜索方案，它是一種快速搜索算法，頻率變化過程如圖6所示，與漸進頻率搜索相比，ADPLL中的二分法搜索能更快地鎖定頻率。

在CU設計中，PW計算使用二分頻率搜索方案進行調整，這是一個迭代過程，從給定的值[5]范圍內確定估計的根。為了實現二分頻率搜索方案的運行，需要對最大和最小頻率的確定進行初始化。根據圖6，假設頻率控制有22個單詞，包括單詞0。如果目標頻率增加，PW將增加一半，反之亦然。

二分法的計算公式可以寫成：

式中：fdco n+1為DCO下一個狀態的頻率控制字;f n dco為DCO當前狀態的頻率控制字。

DCO頻率的增加或減少是由PFD所產生的快慢FS信號決定。PFD輸出信號FS=0表示需要增加DCO頻率，PFD輸出信號FS=1表示需要減少DCO頻率;CU的計算公式可以通過VHDL編程實現。

2" " 仿真結果和分析

在QuartusⅡ軟件中采用VHDL編程進行仿真，仿真分為兩個部分：PFD仿真和PW計算仿真。

PFD的仿真波形如圖7和圖8所示，當參考頻率F_REF為50 MHz、反饋信號F_DIV為57.16 MHz時，up_trg脈沖個數（Q_UP）小于dn_trg脈沖個數（Q_DN），數字鑒相器的輸出信號FS=1;當參考頻率F_REF為50 MHz、反饋信號F_DIV為43.67 MHz時，up_trg脈沖個數（Q_UP）大于dn_trg脈沖個數（Q_DN），數字鑒相器的輸出信號FS=0。up_trg和dn_trg信號的脈沖寬度表示F_REF和F_DIV之間的相位差或相位誤差。up_trg和dn_trg的脈寬與相位誤差成正比關系，up_trg和dn_trg的脈寬越小，F_REF和F_DIV之間的相位誤差越小。

在控制單元（CU）設計中，PW計算模塊使用VHDL編碼實現。CU從鑒相器PFD中接收“慢”或“快”信號FS。在測試系統中，“慢”和“快”信號分別以0和1的二進制形式表示。系統設定了9種輸入檢測，當控制單元檢測到二進制0時，PW增加;當檢測到二進制1時，PW減少。有9個PW輸出，第9個檢測是最后一個檢測，它為DCO輸出最終的PW。假設頻率最小值為0，最大值為429，PW計算仿真如圖9所示，顯示輸入信號FS=0000 111 01的PW測試結果分別為214、321、375、402、389、382、379、377、376，與人工計算理論值一致。由此可見，本文設計的CU實現了非常快的PW搜索，只需9個周期就可計算出所需的PW。

3" " 結束語

本文采用QuartusⅡ軟件設計了一種用于RFID讀寫器的數字鑒相器。此外，為了搜索DCO的目標頻率，采用了一種二分頻率搜索方案來計算DCO頻率預設字PW。仿真結果表明，基于DPFD和二分法的PW搜索，實現了快速的相位檢測和頻率采集功能。

[參考文獻]

[1] 楊文貴.RFID讀寫器天線的研究[D].長春：長春理工大學，2020.

[2] ISHAK S N，SAMPE J，HASHIM F H，et al.Digital Phase-

Frequency Detector in All-Digital PLL-based Local Oscillator for Radio Frequency Identification System Transceiver[C]//2022 IEEE 18th International Colloquium on Signal Processing amp; Applications（CSPA），2022：231-236.

[3] ISHAK S N，SAMPE J，NAYAN N A，et al.A Fast Digital Phase Frequency Detector with Preset Word Frequency Searching in ADPLL for a UHF RFID Reader[J].Engineering，Technology amp; Applied Science Research，2022，12（5）：9379-9387.

[4] AZADMOUSAVI T，AZADBAKHT M，AGHDAM E N，et al.A Novel Zero Dead Zone PFD and Efficient CP for PLL Applications[J].Analog lntegrated Circuits and Signal Processing，2018，95（1）：83-91.

[5] CHU W，ZHAO Y，YUAN H.A Novel Divisional Bisection Method for the Symmetric Tridiagonal Eigenvalue Problem[J].Mathematics，2022，10（15）：2782.

收稿日期：2023-04-10

作者簡介：蔣小軍（1981—），女，湖南株洲人，碩士，講師，從事電子技術方面的教學和研究工作。