一種超寬帶零中頻接收機的設計與實現

羅進川，吳兵，杜麗軍，張曉光

（中國電子科技集團公司第三十八研究所，安徽合肥 230088）

現代化電子信息裝備需要具備雷達、電子戰和通信等多功能一體化探測功能，高性能、高集成度、低成本和低功耗是其持續的發展方向。接收機作為電子信息裝備中重要的硬件部件，既要求具有多功能一體化接收能力，支持多頻段和超寬帶，又需要盡量控制體積、成本和功耗[1-2］。零中頻直接變頻接收機在鏈路簡潔、低成本、低功耗和高集成度等方面具有顯著的技術優勢，已成為超寬帶多功能一體化系統的最佳選擇和研究熱點[3-6］。

零中頻直接變頻接收機的主要問題是鏡像雜散高，這是正交混頻器輸出I/Q 信號不平衡和模擬I/Q信號路徑不平衡導致的。基于當前功能強大的數字信號處理平臺，可在數字域上采用高效的校正和補償算法，改善模擬解調器的鏡像抑制和直流偏置等指標。研究人員提出了若干種針對I/Q 不平衡的校正方法，如時頻域聯合標校法、復信號正則性校正法、完美子帶分割法、共軛自適應濾波法和基于矩陣求逆的最小方差法等[7-10］。這些誤差校正方法有各自的優缺點，分別適用于不同的應用場景。針對零中頻直接變頻架構全頻段0.3～18 GHz，瞬時帶寬4 GHz 的超寬帶接收機，采用基于鏡像功率檢測方法對I/Q 支路的整數倍時鐘周期的時延差進行校正，采用基于矩陣求逆最小方差法對寬帶I/Q 幅相不平衡失真進行補償，以實現對接收通道I/Q 基帶信號±2 GHz 范圍的帶內起伏和鏡像抑制等指標的改善。

1 硬件設計

基于零中頻架構的超寬帶接收機硬件包含超寬帶模擬解調器、寬帶數字接收機、頻率源和校正源，如圖1 所示。超寬帶模擬解調器用來對射頻信號進行模擬正交解調和濾波放大，輸出模擬I/Q 信號給寬帶數字接收機；寬帶數字接收機用來完成模擬I/Q 信號的數字化、校正補償和抽取濾波等處理，校正補償后的基帶I/Q 數據送往后端處理模塊；頻率源負責產生低相位噪聲的解調器本振信號和數字系統時鐘信號；校正源產生系統校正所需的點頻源和超寬帶的線性調頻源。

圖1 超寬帶零中頻接收機組成框圖

1.1 超寬帶模擬解調器

考慮器件的可獲得性和提升低頻段的系統指標，將0.3～18 GHz 分為兩個頻段：0.3～2 GHz 和2～18 GHz。基于當前的ADC 器件水平，0.3～2 GHz 頻段采用射頻直接采樣，在后端用數字下變頻方法實現基帶變換，使系統瞬時動態范圍指標達到最優。2～18 GHz 頻段采用零中頻模擬正交解調架構，降低模擬變頻鏈路的復雜度。如圖2 所示，0.3～2 GHz 頻段信號經過放大、開關濾波和開關選擇后,送給一路ADC 進行射頻直接采樣；2～18 GHz 頻段信號進行放大、開關濾波、模擬正交解調和放大濾波后,生成兩路DC 2 GHz(最大)的模擬基帶I/Q 信號，再送給兩路ADC 進行模擬基帶采樣。

圖2 超寬帶模擬解調器原理框圖

接收鏈路的最大線性輸入功率為-15 dBm，采用數控衰減器來擴展動態。ADC 器件的飽和輸入功率為4 dBm，同時考慮ADC 前端匹配電路的1～2 dB 插損以及通道帶內起伏和改善ADC 非線性指標，送給寬帶數字接收機的最大信號功率為0 dBm。接收鏈路增益為15 dB。根據鏈路增益分配以及各個器件的電性能參數，同時將ADC 加入到鏈路的級聯噪聲系數計算環節，計算得到0.3～2 GHz 接收鏈路的噪聲系數為6.7 dB,2～18 GHz 接收鏈路的噪聲系數為6.2 dB。超寬帶模擬正交解調器的硬件設計實現采用SIP 集成工藝[11-14]，采用裸芯片系統集成方式提高集成度和降低體積、質量，并考慮模擬正交解調和放大濾波鏈路的不平衡特性，最小化I/Q 鏈路的硬件電路失配。

1.2 寬帶數字接收機

寬帶數字接收機主要由模擬基帶匹配電路、超高速射頻ADC、高性能FPGA、時鐘管理模塊、電源管理模塊和多路發送光模塊等組成，用于實現0.3～2 GHz 的射頻信號采集、DC～2 GHz 的模擬基帶I/Q信號采集、通道誤差校正與補償、寬帶數字下變頻、大容量數據傳輸、頻率源和超寬帶模擬解調器的控制等功能，如圖3 所示。

圖3 寬帶數字接收機原理框圖

為了完成最大帶寬為4 GHz 的基帶采樣，單路ADC 的采樣率應大于4 GHz，ADC 選用TI 公司的ADC12DJ3200 芯片，JESD204B 接口，精度為12 bit，最大采樣率為6.4 GSPS。采用兩片ADC，分別對應著I 支路和Q 支路的數據采集。盡可能保證ADC 前端匹配電路的阻容器件參數和布局布線一致對稱，最小化I/Q 不平衡失配。FPGA 需同時具備超高速數據接口和大容量數字信號處理資源，選用Xilinx 公司的Ultrascale+系列FPGA-XCVU9PFLGA，乘法器單元數量為6 840 個，32.75 Gb/s 的GTY 接口數為120 個。為了提高集成度和降低I/Q 接口失配，將超寬帶模擬解調器和寬帶數字接收機進行一體化設計，超寬帶模擬解調器以組件形式裝配在數字接收機的印制板上，制成標準ASAAC 插件。

1.3 頻率源

頻率源用來生成超寬帶模擬解調器的超低相噪本振源、低抖動的ADC 采樣時鐘和FPGA 時序時鐘，本振具有頻率捷變功能以滿足多頻段的解調需要。基于系統指標和集成度要求的綜合考慮，頻率源的具體實現采用全相參直接合成與鎖相合成組合方式，以實現小尺寸和低成本[15-16]。頻率源以超低相噪的100 MHz 抗振鎖相晶振作為基準，由直接合成方式產生10 MHz、20 MHz 等低頻時鐘，通過數字鎖相合成產生6.4 GHz 的寬帶ADC 采樣時鐘和2～18 GHz 模擬正交解調本振。模擬正交解調本振跨越幾個倍頻程，采用分段和混頻加鎖相的方式來實現整個頻段的頻點產生，步進為500 MHz，如圖4所示。

圖4 頻率源原理框圖

1.4 校正源

校正源用來產生點頻校正信號和超寬帶線性調頻[17-19]校正信號，作為外校正信號注入到接收機系統的輸入端，輔助完成系統的開機自校正。

2 FPGA軟件設計

高性能FPGA 用來實現超寬帶零中頻接收機的數字化接收、誤差計算與校正補償和高速大容量數據傳輸，主要由ADC 接口、直流校正、時延校正、誤差計算、幅相校正和光纖接口等模塊組成，如圖5 所示。其中誤差計算模塊由于涉及到矩陣求逆等復雜浮點運算，由FPGA 內軟核實現，其他模塊由RTL 代碼直接實現。ADC 接口模塊完成高速JESD204B 數據流的接收；直流校正模塊用于去除I/Q 數據中的直流偏置，時延校正完成I/Q 支路之間的時延對齊，數字下變頻模塊為0.3～2 GHz 射頻直接采樣頻段專用；誤差計算和幅相校正模塊用來校正和補償寬帶I/Q不平衡；低通濾波模塊用來抑制帶外雜散分量；其他模塊用于接口驅動和通信。

圖5 FPGA軟件功能框圖

高速ADC 采樣環節存在諸多的跨時鐘域、數據緩存和串并/并串轉換處理，同步復位信號的亞穩態以及開機上電初始狀態的不一致性等因素會導致I和Q 通道數據之間存在整數個時鐘周期的附加時延差異。該整數個時鐘周期時延差必須被補償到一個時鐘周期內，否則會映射成很大的通道相位差。直接對I 和Q 數據進行周期滑窗以錯開采樣點，觀測各種情況下的鏡像抑制比，最大鏡像抑制比對應著I 和Q 支路有著最小的時延差，也就得到了整數倍時鐘周期的時延調整值。基于鏡像信號功率強度的觀察，可以轉化為一種適合于在FPGA 內定點實現的簡便檢測算法，無需輔助的DSP 或CPU 器件，具體實現方式如圖6 所示。

圖6 校正整數倍時延錯位的定點算法

大帶寬時正交解調器的I/Q 信道頻率響應會呈現明顯的不一致性，同時正交混頻器的正交失配也存在頻率選擇性，導致I/Q 不平衡特性在大帶寬時表現出顯著的頻率選擇性，即失真特性不能簡單地用幅度失真和相位失真的兩個標量值來表示，失真模型一般需要用四個有限沖擊響應函數來近似，如圖7所示。失真信道模型中，g11()和g22()代表主I/Q 鏈路的傳輸響應，g12()和g21()代表由I/Q 不平衡引起的交叉耦合響應。理想信道中g11()和g22()的脈沖響應為單位沖擊函數，g12()和g21()為0。

圖7 寬帶I/Q不平衡的失真和補償模型

基于矩陣求逆的最小方差法[20]采用四個FIR 濾波器來實現寬帶I/Q 幅相不平衡的補償校正和通道均衡，使校正后的信號(Ical+jQcal)以最小方差近似理想信號(Iideal+jQideal)。在系統校正時，控制校正源產生已知的理想校正信號，接收機ADC 采集到失真的I/Q 基帶信號。基于理想的校正源基帶信號和失真后的基帶信號，采用矩陣求逆的最小方差法即可計算四個補償濾波器(h11、h12、h21、h22)的脈沖響應,再按圖6 實施補償校正。濾波器沖擊響應的計算公式如式（1）所示，校正計算結果輸出如式（2）和式（3）所示：

其中，hi=h11+jh12為信號實部的補償濾波器系數，hq=h21+jh22為信號虛部的補償濾波器系數，Yi和Yq分別為校正模式下采集到的失真I/Q 數據的實部和虛部，X為已知的理想校正源的復基帶信號，σ2為注入的白噪聲方差，I為K×K階單位矩陣和OK/2-1分別為長度K/2 和(K/2-1)的零值列向量，K為補償濾波器長度。實際使用時，校正源可使用寬帶線性調頻信號以覆蓋信道內所有頻點，補償濾波器的系數計算和實施模塊分別由FPGA 內軟核和多路并行復FIR 濾波器來實現。

3 測試結果

基于上述系統架構，設計出0.3～18 GHz 頻段的超寬帶零中頻接收機的原型樣機。采用I/Q 支路整數倍時延和I/Q 不平衡校正方案，接收機的部分測試結果如表1 所示，指標滿足系統需求。

表1 超寬帶零中頻接收機測試結果

為了評估寬帶I/Q 不平衡的校正補償效果，輸入射頻信號頻率為11.6 GHz，模擬正交解調器的本振頻率為10 GHz，校正前后的頻譜如圖8 所示。校正前在-1.6 GHz 處有個明顯的鏡像雜散，相對主信號功率約為-21 dBc，校正后的鏡像雜散相對主信號功率約為-55 dBc，改善了34 dB。需要注意的是，校正補償算法只能補償I/Q 鏡像抑制度，對帶內雜散沒有任何抑制作用，在電路設計時需要嚴格控制雜散分量的強度。從圖8 中還可以看出，校正后工作頻帶外出現了許多新增的雜散分量,這是由于帶外噪聲分量在做校正運算時被加強,實際使用時后置一個數字低通濾波器來抑制這些分量。

圖8 X波段單音信號校正前/后頻譜

4 結束語

零中頻模擬解調寬帶接收機架構在系統復雜度、尺寸、成本和多頻段接收等方面有著顯著的技術優勢，其主要問題是鏡像抑制和直流泄漏等指標較差。隨著數字信號處理器功能的日益增強，這些指標可以通過數字處理的方法加以改善。文中介紹的基于零中頻架構的0.3～18 GHz 超寬帶接收機，實現了瞬時帶寬為4 GHz 的寬帶接收，在數字域上采用整數倍時延校正方法和寬帶幅相校正方法，校正后的鏡像抑制度獲得平均20 dB 的改善。

實驗研究發現，零中頻模擬解調寬帶接收機存在基帶I/Q 信號直流偏置隨機漂移的現象，這一不平衡特性會導致中頻位置出現虛假信號，需要消除。對這一時變特性的校正方法還需要進行更深入的研究。