基于時間模式信號處理的三階FIR 濾波器實現(xiàn)

趙倩，陳楊軍

（西安交通工程學(xué)院，陜西西安 710300）

許多現(xiàn)代集成電路應(yīng)用對速度和功耗的要求越來越嚴(yán)格。由于集成電路應(yīng)用的器件尺寸越來越小[1]，且使用了低電壓電源，因此利用先進(jìn)的互補金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor，CMOS)技術(shù)可以滿足這些標(biāo)準(zhǔn)的要求[2]。但是許多以前的模擬電路架構(gòu)，例如模數(shù)轉(zhuǎn)換器，難以克服電壓余量低和動態(tài)范圍小的問題。時域技術(shù)是一種相對較新的時間處理方法，其利用時間延遲、時差或脈沖寬度技術(shù)，因此，在時域電路中，時間是最重要的物理量。

信號濾波是生物醫(yī)學(xué)傳感器接口、圖像處理、無線接收機等最先進(jìn)應(yīng)用中最重要的功能之一。基于有限脈沖響應(yīng)/無限脈沖響應(yīng)（Finite Impulse Response/Infinite Impulse Response，F(xiàn)IR/IIR）濾波器實現(xiàn)的信號濾波屬于傳統(tǒng)離散時間數(shù)字信號處理（Traditional Discrete-time Digital Signal Processing，TD-DSP）中的基本信號處理操作[3-4]。FIR/IIR 的實現(xiàn)需要一些基本運算符，如z-1運算符和信號加法器以及信號乘法器，以獲得濾波器系數(shù)[5-6]。傳統(tǒng)的FIR/IIR 實現(xiàn)主要基于純數(shù)字設(shè)計方法，時間模式下的FIR/IIR 實現(xiàn)要求基本運算符在時域中工作，這意味著z-1加法器和乘法器必須能夠處理時間模式量，這些系統(tǒng)被歸類為離散時間信號處理系統(tǒng)。

文中提出了一種基于新型時間模式乘法器和時間模式加法器的三階FIR 濾波器實現(xiàn)方法。時間模式乘法器和時間模式加法器兩種電路都基于對簡單時間寄存器拓?fù)涞男薷摹Ｍㄟ^三階低通拓?fù)?，可以在高頻抑制、芯片面積和電流消耗之間得到有效權(quán)衡。提出的時間模態(tài)FIR 方法可以很容易地在電壓模態(tài)的拓?fù)鋱D上實現(xiàn)，并可以用時間模式對應(yīng)的模態(tài)算子逐個替換電壓模態(tài)算子。

1 時間模式信號處理

時間模式電路用于處理兩個連續(xù)脈沖之間的時間差或恒定頻率脈沖的時間寬度，文中側(cè)重于處理恒定頻率脈沖寬度的時間處理方法[7]。圖1 所示為時間模式處理后的電壓-時間轉(zhuǎn)換框圖。

圖1 電壓-時間轉(zhuǎn)換框圖

使用采樣/保持電路（S/H）和脈寬調(diào)制器（PWM），將輸入信號電壓Vin轉(zhuǎn)換為時間模式。采樣/保持電路對于高頻輸入帶寬是必需的，對于低頻輸入信號（例如來自傳感器接口電路的信號）可以忽略[8-10]。基于PWM 技術(shù)，輸入電壓Vin對應(yīng)于恒定頻率脈沖的輸入脈沖寬度Tin，如下式所示：

式中，kVT為電壓-時間轉(zhuǎn)換系數(shù)，n為采樣數(shù)，而恒定頻率假定為采樣頻率fsampling。Tin可以根據(jù)式（1）取連續(xù)值，但從采樣時間可知，時間是離散的，相應(yīng)的系統(tǒng)被視為是一個離散時間-連續(xù)信號處理系統(tǒng)[11-14]。信號由主時間模式系統(tǒng)處理，該系統(tǒng)能夠處理脈沖序列的脈沖寬度。

在連續(xù)或離散信號處理中嵌入的一個主要構(gòu)件是濾波器，該濾波器可以是模擬濾波器或FIR/IIR 濾波器，濾波器必須能夠過濾掉所有不需要的信號或組件[14-16]。從時間模式的角度來看，任何濾波器的實現(xiàn)都類似于FIR/IIR 離散濾波器，這主要是因為使用了離散的采樣時間。

文中是基于時域FIR 濾波器的實現(xiàn)，F(xiàn)IR 濾波器是一種信號處理濾波器，其脈沖響應(yīng)（或?qū)θ魏斡邢揲L度輸入的響應(yīng)）具有有限的持續(xù)時間。N階離散時間模式FIR 濾波器輸出序列中的每個值是最近輸入值的加權(quán)和，如下式所示：

其中，Tin[n] 是輸入脈沖寬度；Tout[n] 是輸出脈沖寬度；N是過濾器階數(shù)；bi是N階FIR 濾波器在第i個時刻的濾波器系數(shù)，其中0 ≤i≤N。因此，在相應(yīng)的時間模式FIR 濾波器中，最重要的運算符主要包括時間模式z-1運算符、時間模式乘法器和時間模式加法器。

2 時間寄存器的乘法和加法運算

圖2 所示為時間寄存器（TR）電路。當(dāng)SET=0時，晶體管M1接通，電容器電壓設(shè)置為VDD（電源電壓）。當(dāng)晶體管M2接通時，電容器放電，這由OR 門(或門)控制。通過數(shù)字校準(zhǔn)回路，可以利用柵極電壓CTRL 來校準(zhǔn)放電斜率的變化[17-18]。

圖2 時間寄存器電路

為了使輸出與CLK 同步，同步電路包括一個與門、一個快速比較器和一個逆變器。設(shè)計該比較器的目的是提供快速瞬態(tài)響應(yīng)，其三相點電壓Vtp設(shè)置為與VDD/2 匹配。

設(shè)定信號的時間間隔TCLK是一個具有固定脈沖寬度和25%占空比的脈沖。當(dāng)輸入脈沖和CLK 均為0 時，電容器電壓保持不變?？紤]到CLK 引起的放電時間不發(fā)生變化，輸入脈沖信號的脈沖寬度Tin越大，Tin引起的放電時間越長。輸出是一個寬度等于TCLK-Tin的脈沖，允許存儲Tin的值，同時輸出脈沖與CLK 信號同步。

上述時間寄存器電路可以存儲輸入脈沖的時間間隔，并通過增益因子放大脈沖寬度。時間放大器電路如圖3 所示。在此配置中，OR 門的操作由兩個晶體管分支Ma1、Mb1或Ma2、Mb2執(zhí)行。晶體管Ma1和Ma2具有與開關(guān)相同的縱橫比。Mb1和Mb2的縱橫比不同，放電斜率也不同。假設(shè)Mb2和Mb1的通道寬度分別為Wb2和Wb1，而兩個晶體管的通道長度相同。輸入脈沖信號的脈沖寬度Tin的放電斜率由下式給出：

圖3 時間放大器電路

其中，a為時間增益，計算如下：

slopeCLK是由TCLK引起的放電參考斜率。

基于時間寄存器的時間加法器電路如圖4 所示。時間加法器只是簡單地將n個輸入脈沖寬度Tin1，Tin2，…，Tinn相加，晶體管Mb1，Mb2，…，Mbn,Mbn+1具有相同的縱橫比。輸出脈沖寬度為：

圖4 基于時間寄存器的時間加法器

時間寄存器的主要問題是工藝過程變化和芯片溫度變化的強烈影響。由于MOS 器件的放電漏極電流和片上電容值的依賴關(guān)系，電容器電壓放電斜率隨工藝過程和芯片溫度的變化而變化，可以使用數(shù)字校準(zhǔn)回路來校準(zhǔn)放電斜率，以實現(xiàn)更好的性能。

3 時域模塊

1）時間模式z-1電路

時間模式z-1電路的作用是產(chǎn)生脈沖寬度等于Tin的輸出脈沖，該脈沖與采樣同步。如前一節(jié)所述，時間寄存器電路（TR）可以以脈沖寬度等于Tclk-Tin的輸出脈沖形式存儲輸入信號的脈沖寬度Tin，這與CLK同步。四個串聯(lián)時間寄存器電路的組合實現(xiàn)了z-1電路。假設(shè)采樣信號是時間寄存器電路（TR1）的SET1信號，輸入信號等于TR1 的輸入，而最終輸出信號是時間寄存器電路（TR4）的OUT4 的輸出。

為了與SET2 脈沖同步，需在CLK1 的上升沿產(chǎn)生OUT1 脈沖。之后，OUT1 脈沖被用作時間寄存器電路的輸入。OUT2 與CLK2 同步，其輸出脈沖寬度計算為：Tout2=TCLK-Tout1=TCLK-(TCLK+Tin)=Tin。因此，相對于采樣信號，OUT2 延遲了Tsampling/2?；谏鲜鎏匦裕琌UT4 脈沖經(jīng)過Tsampling延遲，其寬度值為Tin?？紤]到這一點，z-1算子是通過在級聯(lián)布局中利用四個時間寄存器電路產(chǎn)生的。

2）時間模式z-1乘法器電路

時間模式z-1乘法器的工作原理是產(chǎn)生脈沖寬度等于aTin的輸出脈沖，其中Tin為輸入脈沖寬度，a為乘法系數(shù)，輸出脈沖與采樣信號同步，并延遲一個時鐘周期。

兩個放大器-時間寄存器電路（AMP-TR）和兩個時間寄存器電路（TR）串聯(lián)的組合實現(xiàn)了時間模式z-1乘法器。假設(shè)采樣信號是時間放大器電路TR1的SET1 信號，輸入信號為時間放大器電路TR2 的輸入IN1，而最終輸出信號OUT 是TR2 的OUT4 的輸出。時間放大器電路TR1 和時間放大器電路TR2 產(chǎn)生的時間放大系數(shù)分別等于a1和a2。

OUT1 脈沖在CLK1 的上升沿產(chǎn)生，以便與SET2脈沖同步。之后，OUT1 被用作TR1 的輸入，即有Tout2=TCLK-Tout1=TCLK-(TCLK-a1Tin)=a1Tin，OUT2 與CLK2 同步。因此，相對于采樣信號，OUT2 延遲了Tsampling/2。擴展上一個特性，OUT4 被延遲Tsampling，同步輸出脈沖的脈寬為：

其中，乘法系數(shù)b=a1a2。

3）時間模式z-1加法器電路

時間模式z-1加法器可以將多個輸入信號的脈沖寬度相加，并產(chǎn)生所有輸入時間間隔之和的輸出。

OUT1 脈沖在CLK1 的上升沿產(chǎn)生，以便與SET2脈沖同步，其值為Tout1=TCLK-(Tin1+Tin2)。之后，OUT1 被用作下一個TR 的輸入，即有Tout2=TCLK-Tout2=TCLK-(TCLK-(Tin1+Tin2)=Tin1+Tin2，OUT2 與CLK2 同步。因此，相對于采樣信號，OUT2 延遲了Tsampling/2，信號僅通過兩個TR 獲得一個周期的延遲。輸出脈沖的脈沖寬度將由以下公式給出：

由上式可知，該電路實現(xiàn)了加法功能。

4 時域三階FIR濾波器

文中設(shè)計了一個三階FIR 濾波器，用所提出的時間模式z-1乘法器和加法器來證明時間模式濾波的概念。用時間模式處理單元實現(xiàn)三階FIR 濾波器拓?fù)浣Y(jié)構(gòu)，如圖5 所示。它使用三個z-1運算符、四個z-1乘法器和一個四輸入z-1加法器。如前所述，使用兩個放大操作有助于更好地逼近濾波器系數(shù)。為了近似b0、b1、b2和b3的精確系數(shù)值，只需要三個放大器系數(shù)，即0.3、0.4 和0.7。

圖5 三階FIR濾波器拓?fù)浣Y(jié)構(gòu)

5 結(jié)果

所有電路均采用三星28 nm FD-SOI CMOS 技術(shù)設(shè)計并通過仿真驗證，電源電壓VDD=1 V。使用適當(dāng)?shù)娜帱c補償電路將比較器的電壓三相點調(diào)整為0.5 V?？紤]到輸入脈沖寬度Tin是一個正弦信號，最大允許峰峰值幅度理論上可以等于TCLK，在研究中令其為40 ns。

5.1 時間模式z-1乘法器

z-1乘法器的操作如圖6 所示。z-1乘法器時序波形的乘法系數(shù)為0.28，圖6（a）所示為同步時鐘。圖6（b）、（c）分別為Tin=20 ns 的輸入脈沖寬度和Tout=5.55 ns 的輸出脈沖寬度。輸入脈沖寬度Tin為20 ns 時，乘法系數(shù)為0.28。因此，該電路產(chǎn)生脈沖寬度為Tout=5.55 ns 的輸出脈沖。

圖6 乘法系數(shù)等于0.28的z-1乘法器定時波形

5.2 時間模式z-1加法器

z-1加法器的操作如圖7 所示，輸入脈沖寬度分別為20 ns 和5 ns。加法器產(chǎn)生脈沖寬度Tout的輸出脈沖，這是前兩個脈沖的總和，等于25 ns。在一個輸入處使用5 ns 的穩(wěn)定輸入脈沖Tin1，而在第二個輸入處，Tin2在0 ns 和40 ns 之間。很明顯，所提出的加法器可以線性相加40 ns 動態(tài)范圍內(nèi)的所有值。

圖7 兩輸入z-1加法器的定時波形

5.3 時間模式FIR濾波器

理想和實現(xiàn)的時間模式三階FIR 濾波器的模擬幅度響應(yīng)如圖8 所示。采樣頻率為5 MHz，平均功耗為200 μA，包括實際濾波電路和數(shù)字校準(zhǔn)的功耗。理想濾波器的陷波頻率選擇為1.31 MHz，接近所實現(xiàn)的FIR 濾波器的1.38 MHz 陷波頻率，頻率偏移為70 kHz，這些頻率響應(yīng)的差異性主要歸因于濾波器系數(shù)的近似誤差。

圖8 理想和實現(xiàn)的時間模式FIR頻率響應(yīng)

6 結(jié)論

提出的時域三階FIR 濾波器基于z-1延遲、z-1乘法器和z-1加法器等時間模式信號處理電路。對于頻率為50 kHz 的信號，濾波器的峰值SNRR 為38.6 dB，5 MHz 采樣頻率下的平均電流消耗為200 μA，這種濾波器設(shè)計在時間模式信號處理中具有許多固有的優(yōu)勢。首先，其輸出與采樣頻率同步；其次，由于拓?fù)浣Y(jié)構(gòu)是模塊化的，因此只需在相同的復(fù)雜度上增加延遲和乘法器的數(shù)量就可以創(chuàng)建高階濾波器；最后，與數(shù)字電路的兼容性使其成為在最先進(jìn)拓?fù)渲袕V泛使用的所有數(shù)字拓?fù)涞耐昝篮蜻x。該技術(shù)可用于未來生產(chǎn)其他類型的濾波器，例如高階FIR 或IIR濾波器，時間模式控制器也可以使用這種技術(shù)，該拓?fù)涞闹谱骱蛯嶒烌炞C將是未來工作的一部分。