基于現場可編程門陣列與用戶數據報協議的測功機動態加載系統設計

竺春祥，郎向榮，張眾杰，錢嘉程，宋 暢

（1.中國計量大學工程訓練中心/創新學院，杭州 310000；2.杭州威衡科技有限公司，杭州 311112；3.浙江方圓檢測集團股份有限公司，杭州 310016）

隨著我國“工業4.0”和中國制造2025 戰略的持續推進，國家大力提倡走中國特色新型工業化道路，以促進傳統制造業轉型升級為主題，以提質增效為中心，以加快新一代信息技術與制造業融合為主線，以滿足經濟社會和國防建設對重大技術裝備需求為目標，完成制造業從大變強的歷史跨越。這對我國電機制造業來說，既提出了挑戰，也是一種機遇。電機是一種重要的機電產品，其廣泛應用于從農業生產到人們日常生活的各個領域和部門。尤其在新能源汽車行業、工業機器人行業、航空航天等領域[1-4]，不僅需要大量使用電機及其控制系統，甚至對其性能要求也與日俱增。而電機測試技術是提高電機及其控制系統質量的一項重要保障，在電機的轉型升級中發揮著重要的作用，因而多年來一直受到電機界的重視和關注。

本文設計了基于UDP（用戶數據報協議）的電機測試系統。隨著電機在工業生產中的廣泛應用，對其性能的測試和分析變得越來越重要。傳統的電機測試方法通常采用傳感器等硬件設備進行數據采集和處理，但這種方法成本較高、復雜度較大。隨著網絡技術的發展，基于網絡的電機測試系統也得到了廣泛的應用，具有成本低、便于管理、數據傳輸速度快等優點。UDP 是一種無連接的協議，具有傳輸速度快、開銷小等特點[5-10]。因此，UDP 協議被廣泛用于需要快速傳輸數據的應用中，如流媒體、視頻游戲等。本文采用UDP 協議作為不同模塊之間的通信協議，以實現電機測試數據的快速、高效傳輸。

1 電機測試系統總體結構設計

系統硬件主要由FPGAC、ADC 模塊、DAC 模塊和隔離模塊組成。FPGA 主控系統主要包括脈沖輸出電路、轉速/轉矩測量輸入模塊、高速ADC 輸入模塊AD7606、高速DAC 輸出模塊AD9767、低通濾波電路和網口電路等。裝置主要工作流程為FPGA 各路控制線程啟動，等待接收上位機指令，當接收到上位機通過UDP 協議從網口傳來的測試波形的指令時，FPGA 測量相應的Vpp 與頻率值; 當接收到上位機的輸出波形指令時，實時輸出相應波形的精確信號。為測功機的典型結構組成圖如圖1 所示。

圖1 測功機實物

2 硬件電路設計

FPGA 主控采用Cyclone-IV 系列芯片，型號為EP4CE10F17C8，使用立創EDA 和Altium designer 設計電路板，完成產品設計，包括FPGA 最小系統電路、以太網電路、ADC 電路和DAC 電路等。硬件實物圖如圖2 所示。

圖2 硬件設計實物圖

2.1 FPGA 最小系統

FPGA 最小系統電路主要包括電源電路、GPIO 接口、Jtag 下載接口和其他接口電路，FPGA 的型號為EP4CE10F17C8，核心板采用Intel（原Altera）公司Cyclone IV E 系列FPGA 作為核心主控，配以256 Mbit大容量SDRAM 存儲器，可以嵌入式軟核CPU NIOS II，實現SOPC 系統，或者使用Verilog 邏輯實現各種數據采集系統。核心板是武漢芯路恒科技有限公司針對企業和高校用戶開發的一款工業級、易用型FPGA 核心板。板載資源包括85 個通用雙向IO、5 對LVDS IO（也可作為雙向通用IO 使用）、1 對LVDS 時鐘輸入IO（也可以作為通用的輸入單向IO 使用）、12 個時鐘輸入IO（不含LVDS 時鐘輸入IO）、5 個GND（硬件連通）、4 個VDD3.3 輸入（硬件連通）、1 個VDD2.5 輸出（用作底板上JTAG 接口供電電源）、1 個VDD1.2 輸出（預留，一般不使用）及4 個JTAG IO 口。

2.2 以太網UDP 接口電路模塊

以太網電路采用W5500 為核心的電路，電路原理圖如圖3 所示。W5500 芯片是一種硬接線TCP/IP 嵌入式以太網控制器，可為嵌入式系統提供更方便的互聯網連接。W5500 使用戶只需使用嵌入TCP/IP 堆棧、10/100 以太網MAC 和PHY 的單個芯片，就可以在其應用程序中實現互聯網連接。支持硬接線TCP/IP 協議有TCP、UDP、ICMP、IPv4、ARP、IGMP 和PPPoE。在本文中，采用UDP 連接做為上下位機的通信。

圖3 ADC 電路原理圖

2.3 ADC 電路

ADC 電路圖如圖3 所示，ADC 芯片為AD7606，AD7606 是ADI 公司針對電源設計、工業檢測、閉環控制等工業應用推出的一款，16 位、八通道同步并行采樣adc芯片，采樣率最高為每通道200 KSPS，輸入電壓范圍±5 V，最高可達±10 V，該芯片滿足工業級應用的溫度范圍。

2.4 DAC 電路

本設計使用在模擬半導體領域享有盛譽的ADI公司AD9767 型DAC 芯片，該芯片為雙通道，14 位、125 Msps 轉換速率的高性能DAC 芯片，支持I、Q 輸出模式（該模式常用于數字通信領域）。輸出形式為差分電流輸出，輸出電流滿量程范圍為可設置為2~20 mA。芯片本身自帶1.2 V 的參考電壓，無需外部提供參考源。DAC 電路圖如圖4 所示。

圖4 DAC 電路原理圖

3 軟件設計

本文設計的電機測試系統基于UDP 協議，使用Visual Studio 和C#語言進行開發。軟件程序設計總體結構如圖5 所示，包括上位機軟件開發和硬件程序設計。上位機軟件在Qt 開發環境下，使用QChart 繪圖庫，通過不斷測試優化過的UDP 協議與下位機完成通信連接，實現電機系統的實時數據測量以及數據存儲并且實時顯示。FPGA 使用Quartus 13.0 設計并完成測控電路系統的實施搭建，實現ADC 采集數據、DAC 輸出及頻率測試等功能。具體實現過程如下。

圖5 軟件流程圖

3.1 數據采集模塊

通過連接電機傳感器和信號放大器等硬件設備，將測試數據采集并封裝為UDP 數據包進行傳輸。

3.2 控制模塊

接收并解析UDP 數據包，實現對電機的控制和數據采集協調。

3.3 數據指令解析模塊

接收并解析UDP 數據包，將測試數據進行處理并生成測試報告。

3.4 信號加載模塊

通過上位機控制DAC 輸出模擬量到電機驅動器，控制電機的轉速或轉矩，結合PID 控制算法，實現轉速轉矩的閉環控制。

3.5 數據采集模塊

主要采集轉速轉矩傳感器的信號，通過信號解析成實時轉速轉矩的反饋量，實現PID 閉環控制。

3.6 波形可視化

上位機采用Qt 編寫電機測試界面，對指令的輸出和信號的輸入進行可視化顯示，便于用戶操作測試流程。

4 實驗結果分析

本文對設計的電機測試系統進行了實驗驗證，結果表明，系統能夠滿足實時性要求，測試數據的傳輸和處理速度較快。不僅能夠加載方波、正弦、三角波等波形，如圖6 所示，也能夠系統實現對電機轉矩轉速信號的測試和分析，生成符合要求的測試報告。完整的上位機圖像顯示如圖7 所示，主要是轉矩轉速信號的實時采集和顯示。

圖6 方波加載信號輸出

圖7 轉矩轉速波形輸入測量與實時顯示

5 結論

本文設計的基于UDP 協議的電機測試系統具有成本低、數據傳輸速度快等優點。同時，設計了基于雙通道AD9767 的DAC、基于AD9767-4 的ADC 以及測頻3 個數據采集模塊，能實時完成與上位機的交互，完成實時精確的數據發送與接收。實驗結果表明，該系統能夠滿足實時性要求，同時提高了測試效率和數據傳輸速度。該系統在電機測試和分析中具有廣泛的應用前景。