基于高精度模擬數字轉換器的輸出異碼判別方法

孫鳳梅，丁 柯，付天豪

（中科芯集成電路有限公司，江蘇 無錫 214072）

模擬數字轉換器（Analog to Digital Converter，ADC）應用在數據采集、精密工業測量、語音波段和音頻及高速控制回路等領域。隨著ADC 的分辨率和速度的提高，測試要求變得更加嚴格，測試成本的升高，將增加終端用戶市場的成本，并迫使電子制造商提供具有競爭力的價格。

本文首先介紹了ADC 的碼密度直方圖靜態參數測試方法，針對輸入刺激存在轉換異常數字碼，提出基于碼密度直方圖的高精度ADC 對比檢驗法。測試實驗中輸入采用正弦激勵，結合高精度對比ADC 并根據異常碼的正態分布盡可能地去除誤碼，從而獲取更加合理的靜態參數。

1 靜態參數測試技術

1.1 ADC 測試

在生產測試中常用靜態測試參數來衡量ADC 的性能。靜態參數有積分非線性（Integral Non-Linearity，INL）、微分非線性（Differential Non-Linearity，DNL）、失調誤差等。DNL 和INL 反映了ADC 的傳輸特性，是最重要的靜態參數[1]。

1.2 靜態參數

靜態參數反映了ADC 的自身性能，音視頻、微弱信號檢測等應用重點關注的就是ADC 的靜態參數，DNL 和INL 的測量方法一起決定了ADC 的靜態特性性能。在ADC 實際傳輸曲線中，每個輸出代碼對應的輸入電壓寬度稱為碼寬（Least Significant Bit，LSB），DNL 定義為

式中：Vn為數字輸出第n 個編碼位對應的幅值。對于理想的ADC，DNL=0，此時每個碼寬電壓1 LSB=VF/2N（其中，VF 是滿量程電壓，N 是ADC 的分辨率），當DNL 誤差小于或等于-1 LSB 時，表明實際的傳輸函數出現了失碼現象。ADC 的INL 是指在失調、增益誤差被校正后，實際的傳輸曲線偏離理想中心線的程度

DNL 和INL 的基本測試方法為：

1）逐步調整輸入電平，找出輸出碼由i-1 跳變為i時的輸入電平Vi。

2）繼續調整輸入電平，找出輸出碼由i 跳變為i+1 時的輸入電平Vi+1，則輸出碼為i 時的實際碼寬為Vi+1-Vi。

3）利用式（2）求得DNL，通過對DNL 的積分運算求得INL。

2 測試方法

在對ADC 的靜態參數進行測試時時鐘抖動、信號驅動能力、電源噪聲串擾等外部環境多個因素對測試結果有影響，容易導致精度較高的ADC 的性能特性下降，從而增加了ADC 性能測試的難度[2]。

雖然采用自動測試設備能夠對ADC 的各項參數進行很好測試，但是國內自動測試設備研發尚處于初步階段。隨著ADC 采樣率與精度的不斷提高，對測試設備采樣率與精度的需求也在不斷提高，因此也有不少人從應用工程上實現對ADC 的靜態參數測試評價方法[3-4]。近年來測試成本逐步上升和硅片成本逐年降低，因此有必要去探索并分析更加可取的測試方案。

2.1 碼密度直方圖測試

早期測試常用碼密度直方圖技術對ADC 靜態參數進行分析。ADC 對周期模擬輸入信號進行隨機采樣，不同數字碼輸出的出現次數被稱為碼密度。統計ADC 的輸出數字碼及其出現次數畫直方圖。在直方圖測試中，每個數字碼稱為碼箱（Code Bin），根據碼箱中的碼密度數據可以估計出ADC 的靜態特性參數。

2.1.1 斜坡直方圖

斜坡直方圖測試方法是ADC 靜態參數測試最主要，也是最有效的方法。如果輸入的信號源是斜波，因為輸入電壓在每個電壓幅度上都是等概率的，則理論上待測ADC 的每個輸出數字碼也是等概率的。但是斜坡發生器作為單斜ADC 結構中最重要的模塊，其能否產生線性度較好的斜坡電壓對整個ADC 至關重要[5]。

斜坡直方圖測試的過程如下[6]。

1）提供一個模擬輸入信號。輸入最低范圍要低于待測試最低值的10%～15%，輸入最高范圍要高于待測試最高值的10%～15%，以便覆蓋全部待測試數字碼范圍。

2）捕獲原始輸出的數字信號。

3）整理出輸出代碼以創建一個直方圖。然后計算出INL 和DNL。

定義實際ADC 第n 個數字碼出現的次數為Pi（n）；理論ADC 第n 個數字碼出現的次數為Pj（n）;則根據式（1）可知

2.1.2 正弦波直方圖

由于斜坡信號是由基波和其諧波分量疊加組成，而相比于斜坡信號，正弦頻率單一。因此在后續對ADC 精度進行靜態參數測試中，有不少研究者選擇正弦信號作為待測ADC 的輸入[7-8]。如果采用任意波形發生器，內置的濾波器會濾除掉斜坡信號的高頻分量，從而降低線性度，而采用正弦信號就不會有這個擔憂。正弦信號作為ADC 動態參數的標準輸入信號在測試中也更加具有代表性。雖然采用正弦波信號進行測試使得測試結果分析變得更加復雜，并且需要比采用線性進行測試的情況更多的樣本，但測試得到的靜態參數精度更加準確。

設正弦波信號頻率為fIN、偏置為Vs、幅度為Vp，在t1與t2時刻（t2＞t1）的瞬時，電壓分別為Vt1與Vt2，信號在Vt1與Vt2區域內出現的概率密度為P，則

當數字碼為0 時，輸出電壓也為0，則

當ADC數字碼為2n-1時，輸出的電壓為V[2n-1]，因此

當數字碼為k，其中k=1，2，…，2n-2，瞬時電壓在V[k]與V[k+1]之間時，概率密度P（k）為

并結合式（5）、式（6）計算出DNL、INL。

2.2 基于高精度ADC 對比檢驗法

采用直方圖方法非常具有挑戰性，由于在測試期間需要將輸入模擬信號通過待測ADC 輸出為輸出碼字，測試結果與時鐘抖動、輸入源噪聲串擾等因素有關，從而增加了ADC 靜態參數測試的難度。

雖然給ADC 提供電流驅動與噪聲抑制能力更強的基準能夠對測試提供更好的保證，但是在降低測試成本情況下更好地探尋測試方法也很有必要。文中提出一種基于高精度ADC 對比檢驗法，測試流程如圖1所示。

圖1 基于高精度ADC 對比檢驗流程圖

首先提供一個模擬輸入信號，輸入信號的精度為m 位，輸入范圍要覆蓋全部待測試數字碼范圍。設待測的n 位分辨率（m＞n）ADC 在第Ti 時刻采樣時，輸入刺激信號的瞬時實際電壓為V[k]+ΔVTi，m 位高分辨率ADC在相同時刻采樣時，輸入刺激信號的瞬時實際電壓為V’[k]+ΔVTi，其中ΔVTi是輸入信號源產生的噪聲誤差

對應的待測ADC 輸出實際數字碼為

式中：σTi為環境噪聲產生的誤差；VFSR為測試ADC 的滿幅度輸入范圍。則

式中：D’Ti為高精度ADC 輸出實際數字碼。由于V’[k]是由高精度ADC 計算所得，因此理論上

則[9]

式中：CH[i]為前n 個數字碼的碼箱之和，ΔCH[i]=CH[i＋1]-CH[i]，當采樣點NS足夠大時，ΔDTi服從正態分布[10]，通過實際獲取碼字可獲得正態分布均值u（Ti）和標準偏差σ（Ti），并根據3σ 原則可篩除異常數字碼，獲得更可靠的實驗計算結果。圖2 為ADC 轉換碼字錯誤輸出示意圖。

圖2 ADC 轉換異常碼字

由圖2 可知，在Ti時刻ΔDTi=-1，Ti 時刻屬于誤碼的概率較低，由實際輸出結果計算得到σ 并根據3σ 準則判斷Ti時刻轉換的異常碼可能不是錯誤數字碼。在Ti+3 時刻ΔDTi=-5，屬于誤碼的概率高，需要根據實際采集的數字碼結果獲取的σ 判定是否需要刪除。

測試所用ADC 為Simulink 10 位ADC 模型，高精度采用Simulink 12 位ADC 模型。設置測試ADC 滿量程為3.3 V。由于仿真中高精度比較ADC 是待測ADC精度的4 倍，因此將仿真中10 位ADC 噪聲的方差設置成12 位ADC 的噪聲方差的4 倍更準確。設置10 位ADC 的噪聲均值為0，方差σ=0.04 得到的差值分布結果如圖3 所示。

圖3 噪聲方差σ=0.04 的差值分布

由圖3 可知，測試差值分布是服從正態分布的，當增大隨機噪聲，差值分布仍然是屬于正態分布，這與文中推導相符。

3 實驗與分析

測試硬件采用STM32F407VET6 款MCU 芯片進行測試。此電路是意法半導體列基于高性能ARM@CortexTM-M4 32 位RISC 內核的MCU，內部可配置12 位、10 位、8 位及6 位分辨率ADC。為了保持盡可能測試條件一致，高精度對比ADC 采用同款MCU，ADC 精度配置為12 位，待測試MCU 的ADC 精度為10 位。測試輸入源采用泰克Tektronix AFG31251（250 MHz，2 Gs/s）函數發生器，實驗采用正弦波作為測試輸入源。在實際對ADC 的靜態參數進行測試時，輸入刺激需要“略大于”ADC 的輸入范圍。并且信號頻率與采樣頻率互質，并且采樣數公式需要滿足

被測10 位ADC 電路，若設置β=0.1 LSB 測試精度，90%的置信水平，則采樣數NS≥1 070 678。圖4—圖5 是采用正弦波作為輸入刺激中測試其中一顆8位、10 位ADC 的ΔDTi分布概率分布直方圖。

圖4 10 位ADC 的ΔDTi 概率分布

圖5 8 位ADC 的ΔDTi 概率分布

圖4 的ΔDTi數據結果獲得的擬合u（Ti）=-0.639 6，σ（Ti）=3.375 16，圖5 的ΔDTi數據結果獲得的擬合u（Ti）=0.091 893，σ（Ti）=1.836。由于INL 是DNL 的積分結果，下面僅分析INL 的測試結果。圖6、圖7 和圖8是測試不同位數ADC 的INL。

圖6 3.3 V 電壓測試8 位ADC 精度的INL

圖7 3.3 V 電壓測試10 位ADC 精度的INL

圖8 3.3 V 電壓12 位ADC 精度的INL

查詢測試芯片數據手冊可知，在12 位精度下ADC 的積分非線性范圍為±3 LSB，本次實驗測試在數據手冊給定的范圍內，因此本次實驗測試存在的噪聲在可接受的范圍內，實驗結果可靠性高。

圖9和圖10是根據3σ判別篩選掉異常噪點后的INL。

圖9 去除異常點后8 位ADC 精度的INL

圖10 去除異常點后10 位ADC 精度的INL

分別對25 顆實驗電路的INLmax進行統計，得到篩選前和篩選后的INLmax均值和標準差結果見表1。

表1 去除噪聲點前后INL 均值與標準差對比LSB

由表1 數據可知，去除異常噪聲后，INLmax均值和標準差都有所降低，8 位和10 位的ADC INLmax均值相對降低精度分別為（0.742 5-0.679 9）/0.742 5=8.43%和（1.246 9-1.101 3）/1.246 9=11.68%。實驗結果表明利用高精度對比檢驗法去除異常碼后獲取的靜態參數將更加準確。

4 結論

文中提出了當使用碼密度直方圖法來測量ADC的DNL 和INL 時，通過判別輸出碼字來去除異常碼從而獲取更加準確的測試結果。通過理論和實驗結果可得，基于高精度ADC 的輸出異碼判別方法能夠較好地去除可能存在的異常輸出碼。

對比實驗結果可知篩選前和篩選后兩者結果雖然較為接近，但是后者INL 實驗結果優于前者。因此本方法對去除噪聲具有一定的可行性。為測試選取合適的數字碼提出了指導建議。下一步要考慮的是：

1）測試存在的噪聲并非周期性噪聲，具有一定的偶然性。

2）實驗測試的采樣點數剛好在測試條件邊界范圍，需要滿足充足的采樣點數以獲得更加準確的效果。