某型設備輻射發射超標與時鐘電路設計研究

鐘科，余曉梅，鐘方旭

（1.成都三零嘉微電子有限公司，成都 610041；2.中國電子科技集團第三十研究所，成都 610041）

引言

當今信息大爆炸時代，通信類產品在各行各業得到了廣泛的應用。國家3C認證規定，接入互聯網或者局域網的通信設備，必須通過GB/T 9254-2008《信息技術設備的無線電騷擾限值和測量方法》標準認證測試后才能進入市場。在眾多測試項目中，輻射發射騷擾測試是最難通過的項目。本文通過某款通信產品的輻射發射超標整改過程，從原理圖和PCB布局布線方面歸納幾點設計建議，以便工程師在產品設計前期參考，綜合考慮產品電磁兼容問題，從源頭提前進行電磁兼容設計，避免反復整改帶來的時間和成本損失。

1 問題現象

某型通信設備在按照GB/T 9254-2008《信息技術設備的無線電騷擾限值和測量方法》的標準進行測試時，出現輻射發射超標的情況如圖1所示。從圖中可以看出設備整體電磁輻射噪聲比較低，但在500 M~1 G頻段范圍內出現多個單頻點超標，在750 MHz處最高超標值達到8.7 dBuV/m。

圖1 某型設備輻射發射曲線圖

2 問題分析與排查

該設備架構比較簡單，交流220 V電源供電，通過網線與屏蔽室外筆記本電腦ping包，初步懷疑干擾是通過網線發射出來的。拔掉網線再次進行測試，測試結果如圖2所示。由圖可見，拔掉網線后在超標頻點處輻射發射大幅下降，但是余量仍然不足，在500 MHz處僅有0.8 dB余量，并且該設備是網絡通信設備，網絡接口是其主要功能，按照標準測試時網線必須連接。

圖2 某型設備拔掉網線后輻射發射曲線圖

該設備機箱為開放式架構，機箱上有大量孔洞及縫隙，且有一面為塑料結構，很難在加強屏蔽方面進行優化改進。只能從主板上進行分析，輻射超標頻點為單頻點超標，單根信號一般情況下是時鐘的倍頻，猜測輻射源為主板上時鐘信號及其高次諧波。

仔細檢查主板原理圖，該主板上總共使用9顆晶振，逐一對其進行記錄檢查，每根時鐘信號走線及匹配情況如表1所示。從表1可以看出，該主板有多顆時鐘晶振，最大時鐘頻率為100 MHz，其次50 MHz頻率的時鐘晶振有5顆。

表1 設施卡時鐘布線概述

逐一檢查主板原理圖對晶振及時鐘信號的濾波處理，原理圖如圖3所示。晶振電源上串聯磁珠且并聯兩個大小電容進行濾波處理，在時鐘發送端串聯22 Ω電阻進行阻抗匹配以減少高次諧波的輻射。初看之下晶振及時鐘信號原理圖部分的設計并無不妥，濾波匹配都進行了設計。進一步仔細查看元器件技術規格書，晶振電源上串聯磁珠使用的是風華高科的CBG100505U600T磁珠，此顆磁珠的頻率阻抗圖如圖4所示，可以看出該磁珠在輻射超標頻段（500~1 000）M的阻抗僅有100 Ω左右，高頻濾波效果一般。風華高科另一型號的磁珠CBG100505U201T 在設備超標頻段（500~1 000）M阻抗可達400 Ω左右，高頻抑制效果更佳。

圖3 主板晶振原理圖

圖4 兩款磁珠頻率阻抗曲線圖

表2 電容的諧振頻率

磁珠之后濾波電容使用的是10 uF與0.1 uF的陶瓷電容并聯，由于電容的寄生電感效應，此電容組合只對10 MHz級別的噪聲有濾波作用（表1），對更高頻率的噪聲無能為力。電容的等效電路是C、L、R組成，由于電容的寄生電感效應，電容只在其諧振頻率帶寬附近有效發揮濾波作用。該主板上所有IC旁邊放置的濾波電容均為0.1 uF，此電容有效濾波帶寬為16 MHz附近，對高頻時鐘噪聲無法起到很好的抑制作用。

為了在更寬的頻譜范圍內降低高頻噪聲，常用的濾波做法是將多個去耦電容并聯。多個去耦電容并聯不僅能提供更寬的頻譜范圍，而且能提供更寬的布線以減小引線自感，因此也就能更有效的改善去耦能力。兩個電容的取值應相差兩個數量級以在更寬的頻譜范圍內提供更有效的高頻去耦能力。綜合考慮后對時鐘晶振電源的去耦電容選取如0.1 μF + 0.001 μF陶瓷電容并聯。

時鐘信號快速的邊沿變化是重要的高頻干擾源之一。在保證設備功性能的前提下適當減緩時鐘信號邊沿可以有效降低高頻諧波的能量發射。良好的阻抗匹配可以減輕信號反射導致的過沖振鈴等，串聯匹配可以減緩時鐘信號的上升/下降時間并能平滑過沖及振鈴信號，從而減小時鐘信號高次諧波的輻射發射。串聯匹配電阻通常采用（22~50）Ω的電阻，不影響功能的情況下電阻值盡量選取大一些效果更佳，電阻的位置應盡量靠近IC輸出引腳。

晶振的輸出時鐘線上串聯了一顆22 Ω的電阻，此電阻可以起到串聯匹配的效果，對于高頻時鐘信號線還需要預留一個對地電容，為了不影響時鐘信號質量，需要根據高次諧波的頻率選擇電容容值，一般為幾十pF級別，組成RC濾波，降低時鐘的邊沿陡峭程度。

3 整改措施

結合上述分析三點情況，對主板做以下整改工作：

晶振輸入電源上的串聯磁珠由CBG100505U600T更換為高頻性能更好的CBG100505U201T。并聯電容更換為0.1 uF與1 000 pf的電容組合。時鐘線上的串聯匹配電阻22 Ω略微偏小，將所有時鐘線上的串聯匹配電阻由22 Ω調整為33 Ω，整改后晶振原理圖如圖5所示。

圖5 整改后晶振原理圖

主板所有IC的電源對地并聯濾波電容都是0.1 uf，取其中一些距離IC芯片較近的更換為（0.01~1 000）pf的高頻電容，加強整個主板的高頻濾波效果。

按照上述方式整改后再次進行測試，插上網線正常進行ping包，測試結果如圖6所示。由圖6可知，對主板上晶振及時鐘信號的處理是非常有效果的，各頻段輻射發射都在標準限值以下，但是發射余量不大，僅有0.8 dB的余量，比較極限。對于不同的實驗室不同的批次產品無法保證批量生產時隨機抽檢一定能通過該測試。還需要進一步查找輻射過高深層次原因，降低輻射發射。

圖6 整改后輻射發射曲線圖

再次檢查PCB布局布線，發現有四顆高頻時鐘晶振（50 MHz/100 MHz）布局在主板邊緣且時鐘信號走線長達50 mm在表層走線如圖7，這些表層時鐘走線作為天線將時鐘信號及其高次諧波輻射出去，這種PCB布局及時鐘走線對電磁兼容是非常不利的。結合表1中數據，Y6/Y7時鐘在表層走線長度達50 mm左右，在超標頻點處電磁波的波長λ=光速/頻率=3*108/（7.5*108）=0.4 m。研究表明，當天線長度大于電磁波波長的1/20時，即會有穩定的輻射發射，當天線長度為λ/2或其整數倍時，天線輻射效率最高，輻射量最大。50 mm左右的表層時鐘走線，已經達到超標頻點電磁波波長的λ/8，具有較強的輻射效率，使用頻譜儀加近場探頭進行檢測，發現該處的輻射發射較高。故斷定該處高頻時鐘信號表層走線是引起輻射發射過高的主要原因。

圖7 布置于PCB板邊緣的晶振及表層高頻時鐘線

Y6/Y7時鐘信號是主處理器時鐘信號，若切斷該處時鐘信號線則主板無法正常啟動。故PCB板布局布線的缺陷在當前版本沒有有效的整改手段，只有PCB改版才能徹底解決。

4 改版設計原則

根據上述分析及整改測試結果，為了徹底從源頭上解決輻射發射超標問題，公司決定對該主板原理圖及PCB板進行改版。改版原理圖和PCB布局布線遵循以下準則：

1）主板上所有晶振供電端采用磁珠+大小電容并聯的方式進行濾波，磁珠選用高頻阻抗較大的型號，電容大小須與晶振頻率及其10次以內諧波頻率匹配。

2）主板上所有時鐘信號線串聯33 Ω電阻，并且預留對地電容，組成RC濾波電路，晶振時鐘信號沿適當變緩可減少EMI。

2）所有晶振元器件置于主板靠近中間區域，嚴禁放置在板卡邊緣（至少相隔30 mm距離）。

3）高速信號線（時鐘/數據/地址）優先布線，所有時鐘信號線必須走PCB內層，高頻時鐘信號線（≥50 MHz）過孔不得多于兩個。時鐘信號線回流路徑參考平面最好選取完整的地平面層，避免回流路徑不連續導致輻射擴大。

4）主板所有IC的對地并聯濾波電容要增加（0.01~1 000）pf的高頻電容，加強整個主板的高頻濾波效果。

按照上述設計原則重新PCB改版后，再次進行輻射發射測試，測試條件與之前一致，測試時通過網線連接屏蔽室外電腦進行ping包，測試結果如圖8所示。

圖8 原理圖PCB改版后輻射發射曲線圖

5 結語

通信類產品的整機輻射發射超標的干擾源頭大多在PCB板上，引起PCB板輻射過大的因素有很多，如PCB疊層設計、布局布線設計、去耦電路設計、元器件的選用等。在原理圖和PCB設計階段，遵循EMC設計規則，提前進行EMC設計，可以起到事半功倍，一勞永逸的理想效果。避免后期出現問題后頭疼醫頭，腳疼醫腳的被動整改局面，可以極大的提高研發生產的效率。