一種FFPPGGAA中高效實現的數字信道化濾波器組結構

鮑成浩，陳永游，尚斌斌，王金陽，陳 濤

（中國航天科工集團8511研究所，江蘇 南京 210007）

0 引言

數字信道化接收機具備大瞬時帶寬、高靈敏度、高截獲概率、大動態范圍、可同時處理多信號等優點，是當前電子偵察領域廣泛使用的接收機體制［1-3］。數字濾波器組的設計是數字信道化接收機的核心環節，國內外針對數字信道化接收機的濾波器組設計開展了廣泛研究［2-4］。圖1是一種典型的濾波器組多速率多相分解實現結構［2，5］，該濾波器組的通道數為K，抽取倍數為D，輸入數據x(n)采樣率記為fs，輸出數據yk(m)的數據率為fs/D。

圖1 濾波器組的多相分解實現結構

在數字信道化接收機的應用中，濾波器組多在可編程邏輯器件（FPGA）中實現，FPGA器件可在200~300 MHz的處理速度上完成濾波器組的運算［6］。對于圖1所示的結構，若輸出數據yk(m)與FPGA器件的處理速度相當，那么該結構的實現是高效的。電子偵察中的數字信道化接收機，濾波器組輸出速率一般控制在數十兆赫茲，若直接按照圖1所示的結構實現濾波器組，那么FPGA也必須運行在數十兆赫茲的速度上，這對于FPGA器件的處理資源是極大的浪費，不利于進一步提升濾波器組的規模，進而限制了瞬時帶寬這一關鍵指標的提升。

針對上述問題，本文對濾波器組的實現結構提出改進，使其能夠在FPGA器件中高效實現。

1 改進的數字信道化濾波器組設計

1.1 改進的濾波器組多相分解

假設濾波器組的通道數為K，原型濾波器為線性相位的FIR濾波器，記為h0(n)，n=0，…，N-1。第k個濾波通道的……