基于CPCI總線技術的相控陣天線測試系統設計

宋云霞 劉永濤 黃田韻

(1.中國電子科技集團公司第38研究所 合肥 230088;2.孔徑陣列與空間探測安徽省重點實驗室 合肥 230088)

0 引言

隨著電子技術的發展和整機功能的需求增加,相控陣天線的規模越來越大、工作模式越來越復雜。在所有整機產品的研發過程中,為了能夠對大規模、多模式控制的相控陣天線系統的設計性能進行全面測試,需要設計一種通用可擴展的相控陣天線測試系統,能夠對相控陣天線陣面的功能指標和相位一致性等進行檢測,故基于CPCI總線技術的相控陣天線測試系統便應運而生。該測試系統以CPCI機箱為測試設備組成的載體,通過CPCI總線實現板間信息高速交互,由波控計算機產生原始控制參數和全陣控制碼值,波束控制板接收波控計算機的控制信息,產生控制時序和相應天線子陣單元的控制碼,整個測試系統與暗室測試設備進行同步交互完成閉環測試,從而實現對相控陣天線如內定標、單個收發組件定標態、多個波位等工作模式[1]的全面性能測試。本文詳細描述了相控陣天線測試系統的軟硬件設計實現,并說明工程設計的實際應用驗證情況。

1 測試系統的原理說明與組成設計

相控陣天線是相控陣雷達的核心組成部分,通過控制相控陣天線波束的指向變化來進行電子掃描。大量的輻射器(小天線)組成天線子陣單元,每個輻射器都有一個可控移相器,每個移相器都由控制碼值來控制,通過控制碼值改變天線孔徑上的相位分布來實現波束在空間的掃描,從而完成相控陣天線的工作[2]。

根據天線原理可知,為了在(θB,φB)方向上獲得波束能量的最大值,應有

(1)

(2)

其中λ為雷達射頻信號的波長;d1、d2為陣列天線方位向和俯仰向的單元間距;(θB,φB)為天線波束指向方位角、俯仰角。系統工作時只要按照式(1)和式(2)的要求控制各個收發組件移相器的移相讀數來改變“陣內相位差”β和α,即可實現相控陣天線波束的兩維電控掃描。

根據兩維矩形柵格相控陣天線原理,可使公式(1)、公式(2)線性簡化為

C(m,n)=mα(θ,φ)+nβ(θ,φ)+Δ(m,n)+α0

(3)

式(3)中,m和n分別為該天線單元的行、列序數;Δ(m,n)為修正值;α0為初始相位值。從公式(3)可以看出,對于每一行(列)的收發組件而言,除去移相基準值后,對應任何一個波位的波控數據都是呈簡單的線性遞增關系[3-4]。

根據上述相控陣天線波束指向的原理說明,大規模相控陣天線測試系統的設計與硬件組成如圖1所示,系統的硬件設備由CPCI測試機箱、波控計算機和多個波束控制板等組成,與波控計算機和多個波束控制板內運行的測試軟件構成整個相控陣天線測試系統。暗室測試設備通過網線與波控計算機通信,確定測試時機,并通過暗室探頭接收相控陣天線形成的波束信號進行解析處理;波控計算機接收暗室測試設備下發的工作指令開展測試工作,產生天線測試的控制參數和全陣控制碼值,并通過CPCI總線傳輸給波束控制板;波束控制板完成CPCI總線傳輸的數據協議解析,產生控制碼和控制時序,接收暗室發送的控制碼刷新和時序同步等信號,完成與暗室交互控制的功能。CPCI總線具有高速并行和一主多從等優點,使用CPCI總線設計技術可使波束控制板具備互換性[5];波束控制板的數量越多則天線陣面測試單元數量越多,能夠測試的相控陣天線的規模就越大;根據所選CPCI機箱的插槽數,可確定所承載的波束控制板的最大數量,也可以使用多個CPCI機箱及其設備實現測試系統的級聯擴展。

圖1 相控陣天線測試系統的原理設計與硬件組成

2 測試系統的各組成部分設計

2.1 波控計算機的主要功能設計

波控計算機的硬件設計是選用32位總線的通用CPCI計算機板卡即可,其操作系統環境為windows7 32bit,軟件開發環境為QT4.8+VS2008,在波控計算機上主要進行相控陣天線測試軟件的設計開發,實現天線時序/使能和工作模式等控制參數,以及天線幅度和相位等控制碼的計算產生,再通過CPCI總線發送給波束控制板。波控計算機的軟件設計流程如圖2所示。

圖2 波控計算機軟件設計流程

波控計算機軟件模塊的主要功能設計如表1所示。

表1 波控計算機軟件設計實現的主要功能

2.2 波束控制板的設計實現

2.2.1 波束控制板的硬件設計

波束控制板的硬件設計如圖3所示,以Xilinx K7系列FPGA為核心控制芯片,外圍包括CPCI總線PCI9030橋片、EEPROM配置芯片、NOR型FLASH存儲配置芯片、JTAG調試口、 SRAM芯片、TTL接口驅動器、RS422驅動器、RS422接收器、TTL長線驅動器、電源模塊和PCI連接器等器件組成。其設計原理是CPCI總線橋片PCI9030解析CPCI總線協議,接收波控計算機發送的控制參數和控制碼值等寫入FPGA芯片,并讀取FPGA芯片內容發送至波控計算機的功能;EEPROM配置芯片完成了PCI9030橋片的上電配置,完成CPCI總線設備信息及存儲信息區間劃分等配置;晶振芯片SG-8002JC-40M為FPGA提供40M時鐘,在FPGA內部進行分頻或倍頻給FPGA電路提供所需時鐘;FLASH芯片N25Q256用來存儲FPGA的配置信息和應用程序,在波束控制板上電后,FPGA主動讀取FLASH信息調用配置信息并啟動應用程序;2片LTM4616電源芯片采用并聯工作模式,提供5V電源轉1.0V/16A和3.3V/16A電源供FPGA芯片和波束控制板上相關芯片使用,MIC37501-1.8BR提供3.3V轉1.8V/5A電源供FPGA芯片使用;2片SRAM存儲器IS64LV51216并聯使用,其為FPGA提供512K的32位存儲空間,存儲相控陣天線波控碼,解決了FPGA內部存儲空間不足的問題;TTL長線驅動器SN74128NSR輸出TTL同步信號與暗室測試設備進行交互,其它各接口驅動器完成子陣面工作信號的接收驅動和轉換等功能;PCI連接器裝配在波束控制板上,通過CPCI機箱背板,完成與波控計算機的信息交互。

圖3 波束控制板的硬件設計

2.2.2 波束控制板的軟件設計

相控陣天線測試系統實現相控陣天線的內定標、單個收發組件定標態和多個波位等工作模式測試,其中內定標對相控陣天線中組件的全狀態進行測試,單個收發組件定標態對單個組件進行基態測試,多個波位對相控陣天線進行方向圖測試,具體實現是由波控計算機下發不同的控制碼來控制組件狀態,配合暗室測試設備的同步信號,由暗室探頭采樣完成閉環測試。波束控制板的FPGA軟件功能設計流程與軟件功能模塊組成如圖4所示。

在硬件實現的基礎上,根據測試需求進行軟件開發,實現相控陣天線的測試。FPGA軟件開發在Xilinx ISE14.7工具上進行,內部劃分為6大功能模塊包括波控計算機與FPGA地址交互、時鐘產生、FPGA讀寫、遙測、SRAM存儲器讀寫、控制碼及遙測請求產生和控制時序產生等模塊[6],具體FPGA內部模塊功能實現如表2所示。

圖4 FPGA軟件功能設計流程與軟件功能模塊組成

表2 FPGA內部模塊功能實現

3 測試系統的應用驗證

在實際應用驗證中,某相控陣天線全陣面共有600多個收發組件組成7個子陣單元,使用了本文所述測試系統進行性能指標測試,測試系統使用1個波控計算機板、7個波束控制板,測試了內定標、單個收發組件定標態、多個波位三種工作模式,設置了重頻周期800～2500Hz、系統時鐘頻率3M/4M/5M,多種極化交叉時序等參數,完成了駐波小于1.4、輻射效率大于85%、遠場交叉極化小于-25dB、接收增益大于40dB、單通道發射輸出功率大于2W等天線性能指標的測試,全面驗證了測試系統的設計功能,達到了相控陣天線性能測試的目的。

在設計驗證中,同步握手設計非常重要。在首次對單個收發組件定標態測試時,出現暗室探頭與測試組件的位置偏差,經過查驗發現是控制碼的下發和暗室測試設備的同步信號處理不匹配的問題,導致暗室探頭的采樣位置和控制通道位置不匹配,解決方法是波束控制板對接收的暗室同步信號進行計數,同時波控計算機從波束控制板回讀計數,再根據回讀的計數下發對應的控制碼值,進而形成控制碼值和同步信號以及暗室采樣探頭的同步,解決了測試組件位置偏差的問題。

4 結束語

本文以實際工程應用案例為依托,針對基于CPCI總線技術的相控陣天線測試系統進行了設計說明,介紹了相控陣天線測試系統的組成,說明了波控計算機軟件的工作流程,詳細描述了以FPGA為核心的波束控制板的硬件設計以及FPGA軟件模塊的設計流程與功能實現,并闡述了工程設計過程中的問題解決方法。通過工程設計和應用驗證,該測試系統的設計具有一定的實際應用價值,可以對大規模、多模式控制的相控陣天線進行性能測試。