一種信號處理電路傳導抗擾測試分析

陳皓，米海波，王一婷，王詔宣，楊天嬌

（中國航天標準化研究所，北京，100071）

0 引言

信號處理，是對信號進行提取、變換、分析、綜合等處理過程的統稱。本文所說的信號指的是電信號，被處理的信號來源于“模擬信號”，信號處理涉及三個步驟（1）模數轉換（A/D轉換）；（2）數字信號處理（3）數模轉換（D/A轉換）。信號處理電路，指的是對電信號進行處理的電路，除以上三個步驟包含的電路，還涉及輸入接口電路、濾除噪聲或干擾的濾波電路、輸出接口電路等[1]。本文針對一種具體典型的信號處理電路，對其進行了射頻場感應的傳導干擾抗擾度的摸底測試，同時利用ANSYS公司成熟的商業軟件對典型電路進行了仿真分析，然后針對測試仿真結果進行了電路再設計，取得了良好的效果。

1 信號處理電路

常規的信號處理電路的組成和信號的傳輸路徑的一般如圖1所示。

圖1 信號傳輸路徑圖

電信號進入“輸入接口電路”，該部分電路將外部的電信號進行衰減、放大轉換為“A/D（模擬數字處理）電路”要求的“模擬信號”。“模擬信號”經過“濾波電路”濾除噪聲或干擾后輸入以A/D信號處理芯片為核心的“A/D電路”，“A/D電路”負責將“模擬信號”轉換為DSP（數字信號處理）芯片可接受的“數字信號”。經過DSP芯片為核心的“數字信號處理電路”的信號換算后，輸出到以D/A芯片為核心的“D/A（數字模擬處理）電路”。“D/A電路”輸出“模擬信號”，信號經“輸出接口電路”轉換為外部可接收的信號模式后，信號處理的全過程完成。

信號處理電路主要由運放、A/D轉換、D/A轉換、DSP等芯片及其外部阻容構成，其信號流程包括信號的兩重轉換（輸入、輸出）、兩重變化（A/D、D/A）、一重濾波、一重處理。從以上信號處理電路組成和信號流通過程中可以看出，待處理信號經過環節多，再加上信號處理實時性、精確性要求的不斷提高，因此其抗擾性能要求比較尤其突出。從電磁兼容角度考慮，該類型電路的電磁抗擾度（敏感度）是需要重點關注的。本文結合一個典型案例具體說明了提高信號處理電路電源傳導抗擾能力的測試、仿真分析、確認的全過程。

2 陀螺數字電路抗擾能力分析

陀螺數字電路實現飛行器陀螺位置信號調制、邏輯處理以及數據通信，信號處理的工作頻率為MHz級別。該電路由+5VDC供電，將光纖輸入的陀螺角速率信號經過一系列處理后以串口形式通過兩個輸出端口輸出到后面的電路，其具體功能包括瞬時數字量的模擬選通和濾波、探測器信號放大、放大信號的A/D轉換、信號邏輯處理、反饋信號的D/A轉換、輸出信號的處理等，是典型的信號處理電路。而且該電路要求能夠實時準確地反饋陀螺有關信息，對信號的時效性要求較高，因此其電磁兼容抗擾能力毫無疑問地是其電磁兼容性的薄弱點及重點分析的內容。鑒于該部分電路應用于飛行器，采用元器件均為鐵殼封裝產品，抗輻射能力較強，參考之前的應用經驗判斷也沒有出現過輻射抗擾的問題，因此重點考慮該電路抗傳導干擾的能力。鑒于電路輸入信號線為光纖且串口輸出信號線為屏蔽線纜，傳導抗擾電磁兼容測試的重點是考慮輸入電源射頻場感應耦合下，其電路輸出是否正常。下面結合陀螺數字電路電磁兼容測試和仿真分析，提出針對性設計建議，為信號處理電路電磁兼容問題尤其是傳導抗擾問題的解決提供思路。

2.1 陀螺數字電路傳導騷擾抗擾度測試

按照射頻場感應的傳導騷擾抗擾度國標標準，電磁騷擾的騷擾頻率范圍為150kHz～80MHz，滿足陀螺數字電路傳導抗擾測試的頻率和干擾注入位置的要求。該測試通過陀螺數字電路輸入電源線、地連接線與射頻場相耦合，監控芯片電源口、輸出端口1、輸出端口2狀態進行。測試過程中按標準規定的試驗程序設定的信號電平在頻率范圍內掃頻，騷擾信號為1kHz正弦波調幅（調制度80%信號）。掃頻時，頻率步進不超過1%[2]。當測試場強為3V時，測試波形正常。增大到5V時，在騷擾30MHz、70MHz頻率點出現測試波形的大幅擾動，其測試異常波形圖如圖2、3所示。

圖2 30MHz測試異常波形（CH1輸出端口1、CH2輸出端口2、CH3+5V測試端）

圖3 70MHz測試異常波形（CH1輸出端口1、CH2輸出端口2、CH3+5V測試端）

觀察以上異常波形，對+5V電源輸入電源端施加5V擾動時，擾動為30MHz時芯片電源測試端電源異常，導致整個電路輸出信號均異常；擾動為70MHz時芯片電源測試端電源正常，但輸出信號異常。也就是說，在擾動30MHz左右電源濾波電路未起到作用，70MHz左右擾動通過地平面等耦合到信號上。根據以上初步分析情況，下面針對電源、信號的端口耦合和平面進行仿真分析，在此基礎上提出建議。

2.2 陀螺數字電路仿真

電磁兼容仿真是借助于電磁仿真軟件對電子元件、線纜、電子設備乃至整個系統進行電磁兼容的建模與分析[3]。本次使用的仿真產品是ANSYS公司的仿真軟件，依據本工程的實際情況，主要使用SIwave和DesignerSI進行場路協同仿真分析[4]，Slwave是一個精確的整板級電磁場全波分析工具，SIwave可仿真整個電源和地結構的諧振頻率，板上放置去耦電容作用，信號線與供電板間的噪聲耦合等時域效應[5]，結合DesignerSI進行場路協同仿真，最終達到仿真分析的目的。

2.2.1 建模及端口耦合仿真

根據測試問題分析，需要開展電源、信號的耦合仿真和平面仿真。采用實際PCB進行建模，PCB總厚度1.77mm，介質使用典型的FR4。建模后的模型如圖4所示。

圖4 PCB頂視圖及疊層

為了解決電磁兼容問題，首先關注的是產生耦合問題的位置、頻段，故使用仿真工具提取S參數模型。S參數，也就是散射參數。是微波傳輸中的一個重要參數。S 參數是描述一個高頻網絡特性的參數，其原理與電路理論里的Z參數，Y參數類似。但由于Z和Y參數的測量存在開路短路情況，不適合高頻情況下應用，所以用S 參數來描述。對于常見兩端口互聯結構，可以定義四個S參數，如圖5所示，其中S11和S22稱插入損耗，反映了信號通過傳輸線網絡的能力；S21 和S12 稱為回波損耗，反映了信號在傳輸線網絡上的反射狀況。當端口增加之后，可得到多端口S參數模型，從而得到任意端口之間的耦合特性。

圖5 S參數模型示意圖

根據電磁兼容故障現象，此次在PCB的各關鍵芯片的+5V輸入電源管腳和信號管腳之間添加端口，從而得到+5V輸入端口與信號之間的S參數耦合曲線如圖6所示。可以看出，總體較為平滑，且絕對幅值較小，約-100dB左右。

繼續查看+5V電源各端口之間的轉移阻抗如圖7所示，可以看到PCB各電源端口耦合中的第一個諧振點，大約在26MHz，在此頻點之前，阻抗呈下降趨勢，說明此頻點之前PCB總體呈容性，有一定濾波效果，但在此頻點之后，PCB的阻抗呈上升趨勢，說明PCB阻抗已由容性變為感性，由于感性分量對交流能量的阻礙作用，電磁兼容問題的風險也將大大增加。

圖7 +5V電源各端口之間的耦合

從以上S參數端口耦合仿真分析，信號間容易出問題的頻率點約在0.4G以上，不在該次整改的考慮范圍內。電源容易出問題且頻率點在26MHz左右，需重點針對電源采用電磁兼容防護措施。

2.2.2 陀螺數字電路仿真

在以上電路模型的基礎上，注入異常測試的+5V波形數據，進行電磁場、平面的仿真。

使用仿真軟件的PWL源將激勵導入電路仿真器，使用Push exaction功能將引入的測試波形作為激勵源導入PCB進行仿真。主要觀察異常波形時能量的分布，進行場圖分析，如圖8、9在30M時，其輻射最大的區域。

從以上電場及磁場場圖可以看到， +5V輸入以及右下角信號輸出區域，是產生電磁輻射最大的兩個點，需采取相關電磁兼容防護措施。

繼續查看AGND層和+5V層的電壓分布，如圖10所示。

圖9 磁場場圖@30M

從以上的平面分布圖可以明顯地看到，能量分布的區域及路徑。能量最強的區域為中間偏右下角的區域，能量從5V電源接入點，由右下至左上傳輸。DSP芯片下面的電源平面是主要的能量集中傳輸路徑。

2.3 陀螺數字電路設計整改

從以上仿真過程可以看出，能量從+5V電源接入點、DSP地平面進入，傳輸到輸出。+5V電源輸入端原有電磁兼容抑制措施未起到作用，同時DSP平面、信號管腳也需進行相應處理。綜合考慮電磁兼容性整改方法，決定采用濾波、地平面布局修改的方法進行電路整改。

濾波是運用電容、電感或其組合構成的濾波電路切斷電磁干擾沿著導體傳播的途徑。濾波電路主要功能一般有兩個方面，一方面是濾除掉耦合進入器件的電磁干擾信號，防止這些信號對器件的正常工作造成影響；另一方面還具有避免本身通過導線向外部發射電磁干擾信號的能力。如圖11所示為一些簡單濾波電路模型，根據其頻率特性分為低通、高通、帶通、帶阻濾波電路等。根據實際電磁兼容問題分析，選用合適頻率的濾波電路連接到合適的位置，如單板單機的線纜端、線線之間、線地之間、管腳和地之間、兩管腳之間等。

圖11 濾波電路示意圖

由于干擾主要來源于+5V電源及地，且原有配置EMI濾波器未起到作用。在5V電源電路輸入口增加π型濾波電路，濾波采用低通、高通濾波組合方式，位置為輸入口附近、線線之間、線地之間，可有效進行共模及差模混合濾波，原理圖如圖12所示。

圖12 電源濾波電路

同時，對于數字電路中部分關鍵信號管腳（如晶振輸出、DA模擬量輸出端、調制信號輸出端等）增加了高通濾波，其位置為管腳對地之間。

接地是指在兩點之間建立導電通路，把電氣或電子元件與某個稱作“地”的參考點或平面連接起來。接地不僅是保護人身安全的必要手段，也是抑制電磁噪聲、防止電磁干擾的主要方法。接地的目的是尋找一個零阻抗的等位面，但是在實際工程中，零阻抗的導體是不存在的，任何導體都有一定的阻抗，導致任何電流經過該導體都會產生不同的電位點。因此，合適的接地方式才可以為干擾信號提供低阻抗通路，常常使用的接地方法有單點接地、多點接地和混合接地等。

單點接地指的是子系統（電路、設備等）的地回路僅與該子系統內的單點相連。使用單點接地可以有效防止兩個不同子系統產生共阻抗耦合。單點接地應用頻率較低，一般應用于kHz頻率范圍和模擬子系統中。多點接地是指為了使接地線的長度最短，系統中各個需要接地的電路直接連接到距離最近的接地平面上。在多點接地時，子系統分別與接地導體在不同點進行連接，多點接地由于其地線較短，阻抗較低，通常應用于工作頻率較高的系統中，比如頻率在10MHz以上的系統。混合接地就是將那些不同頻率信號的系統采用不同的形式接地，混合接地不僅包含了單點接地的特性，同時又具備多點接地的優點，適用于寬頻帶的電路。

本電路采用的也是混合接地，但原來的混合接地都是直接通過一條銅箔直接連接，從上文仿真可以看出，DSP地平面是干擾的重要路徑，干擾通過銅箔直接對其他地平面進行干擾，因此，在各電源之間的信號共地平面采用“RC”電路，原理圖如圖13所示。

圖13 地平面RC電路

通過以上3項措施對電路進行了補充和整改后，按照前面的信號處理電路傳導抗擾測試再次驗證，如圖14所示測試結果正常，本次分析及電路修改達到了提高信號處理電路抗擾性能的目的。

圖14 擾動時測試正常波形（CH1輸出端口1、CH2輸出端口2、CH3+5V測試端）

3 結論

信號處理電路抗擾能力是信號處理電路的設計重點及薄弱點，通過此次的仿真分析和電路改造，可以看出電源濾波及相關電源平面、地平面的處理是影響信號抗擾的決定性因素，同時關鍵信號的處理也很關鍵，可通過仿真方式提前分析評估電路的電磁兼容特性尤其是抗擾特性，提高信號處理電路的電磁兼容性，有效支撐產品的質量與可靠性工作。