基于FPGA的測風激光雷達功率譜估計系統(tǒng)設計

左磊，賈豫東

（北京信息科技大學 儀器科學與光電工程學院，北京， 100192）

0 引言

與常見的微波雷達相比，1550nm全光纖相干測風激光雷達具有高測量精度、高時空分辨率以及能實現小型化和集成化的優(yōu)點[1～2]。因此，其在低空安全、氣象監(jiān)測、風電資源開發(fā)、航空安全保障等領域具有重要的研究和應用價值[3]。功率譜估計是相干測風激光雷達獲取大氣徑向風速和風場信息的重要過程[4]。目前，比較常見的是采用MATLAB等分析軟件進行編程或者使用數字信號處理器（Digital Signal Processor，DSP）來完成雷達回波信號的功率譜估計[5～6]。但是，一方面使用MATLAB等工具來處理數據，具有通用性和靈活性，但其缺點是費時低效，不能達到實時處理的要求，另一方面，由于DSP內部的乘法器資源有限，在做大規(guī)模FFT運算時，往往需要使用多片DSP進行并行運算，從而會增大提高系統(tǒng)的體積，提高系統(tǒng)的開發(fā)難度[7]。近年來，FPGA（Field Programmable Gate Array）芯片內部資源部不斷豐富，性能得到極大地提高，為測風雷達信號數字信號處理提供了新的解決方案[8]。

本文基于FPGA設計了針對測風激光雷達的功率譜估計系統(tǒng)。系統(tǒng)采用14位、250MSPS的ADC（Analog to Digital Converter）采樣回波信號，以Xilinx Artix-7系列FPGA為數據采樣處理的控制核心，完成了采樣數據接收、外觸發(fā)采樣設置以及DDR3緩存，并通過Verilog RTL設計并行FFT處理模塊實現了1024點的4路并行FFT計算，最終得出了信號的功率譜估計。

1 系統(tǒng)硬件設計

■1.1 系統(tǒng)總體結構設計

本系統(tǒng)以高速ADC和FPGA為設計核心。首先，由ADC模塊采樣回波信號，并將離散化后的信號傳輸到FPGA數據處理模塊。然后，系統(tǒng)再對采樣后的有用數據進行接收、存儲、功率譜估計以及傳輸，系統(tǒng)硬件總體設計框圖如圖1所示。

圖1 系統(tǒng)總體結構圖

■1.2 ADC模塊硬件電路設計

考慮到測風雷達回波信號的頻率范圍為80±38.7MHz，本設計選用了ADI公司的AD9642芯片。AD9642是一款流水線型，不帶內部緩沖器的AD轉換芯片，滿足低功耗要求。它的最高采樣速率為250MSPS，分辨率為14-Bit，在輸入信號為185MHz時，信噪比（SNR）為71.0dBFS，無雜散動態(tài)范圍為83dBc。AD9642輸入要求是1.75-VPP差分信號，輸出兼容LVDS格式信號，可以實現信號的高速傳輸，其外圍硬件電路設計如圖2所示。

圖2 AD9642外圍電路設計圖

AD9642為單通道AD芯片，可以通過CSB，SCLK，SDIO這3個引腳進行功能配置。在系統(tǒng)設計中，經過ADC數字化后的回波信號，被傳輸到FPGA進行接收和處理。AD9642與FPGA的接口方式如圖3所示，AD芯片的編碼時鐘CLK_P，CLK_N（差分輸入時鐘），由外部時鐘發(fā)生器提供。AD芯片輸出的數據是LVDS格式，以7對差分對的形式輸出，并同時輸出數據參考時鐘DCO_P，DCO_M（差分信號）到FPGA模塊。

圖3 AD9642與FPGA的連接圖

■1.3 FPGA模塊硬件電路設計

系統(tǒng)采用Xilinx Artix-7系列XC7A100T-2FGG484I芯片對采樣回波信號進行功率譜估計等處理。FPGA模塊硬件結構如圖4所示，主要包括FPGA芯片外圍電路、DDR3 SDRAM存儲器電路、FPGA下載編程電路、AD模塊與FPGA模塊連接器電路、時鐘電路、USB3.0傳輸模塊電路等設計。

圖4 FPGA模塊硬件結構框圖

■1.4 系統(tǒng)硬件實物圖

功率譜估計系統(tǒng)采用信號采樣子卡和數據處理主卡分離式設計，兩塊板卡通過PMC-64板對板連接器進行連接。系統(tǒng)的硬件實物如圖5所示，其中，信號采集板子卡采用4層PCB板進行設計，數據處理主卡采用8層PCB板進行設計，經測試驗證，該硬件系統(tǒng)滿足本文設計要求。

圖5 系統(tǒng)硬件實物圖

2 系統(tǒng)Verilog邏輯設計

系統(tǒng)的數字信號處理邏輯接口由Verilog RTL設計實現，主要包括采樣信號接收和存儲、功率譜估計、數據通信三個部分，系統(tǒng)的總體邏輯設計框圖如圖6所示。其中，信號接收和存儲部分包含ADC數據接收模塊、外觸發(fā)模塊以及DDR3存儲器模塊。功率譜估計部分包括FFT預處理模塊、并行FFT處理模塊和功率譜分段累加模塊。數據通信部分則包括USB3.0數據傳輸模塊。

圖6 系統(tǒng)總體邏輯設計框圖

3 系統(tǒng)仿真與實驗

■3.1 并行FFT處理模塊仿真驗證

本節(jié)主要對功率譜估計系統(tǒng)進行功能仿真和實驗驗證，首先對系統(tǒng)并行FFT處理模塊性能進行仿真測試，通過MATLAB工具生成仿真波形數據，作為測試并行FFT處理模塊的輸入信號。MATLAB產生的測試信號為x1=1.5sin((2πf1t) +sin(2πf2t)，其 中f1為8MHz，f2為10MHz，信號采樣頻率為50MHz。系統(tǒng)核心是Artix-7 FPGA系列的XC7A100T芯片，FPGA模塊使用單精度定點格式進行數據運算，信號采樣長度為1024點，采樣頻率設置為50MHz，將平臺并行FFT模塊計算的復數結果虛部實部平方求和后可以得到功率譜，如圖7所示，是平臺FPGA的結果和MATLAB計算結果，以及兩種不同計算方式的誤差。分析可知，兩種方法的處理結果一致，絕對誤差在10-16量級，因為功率譜在10-12量級，因此，兩者的相對誤差為10-4量級。

圖7 MATLAB模擬測風雷達回波信號

結合測風激光雷達實際情況，利用MATLAB工具模擬雷達多普勒回波信號再次對本系統(tǒng)的并行FFT處理模塊進行功能仿真驗證。設置雷達發(fā)射信號脈寬為400ns，重復頻率為20kHz，中頻信號頻率為80MHz。利用MATLAB生成80MHz的正弦信號作為載波，采用周期為50μs，占空比為0.8%的脈沖信號對其進行調制，回波信號使用90MHz的正弦信號進行模擬，將回波信號加入在載波中作為待測信號，最后，在測試信號加入信噪比為20dB的隨機高斯噪聲。如圖8所示，是利用MATLAB模擬出的測風激光雷達回波信號時域圖。

圖8 MATLAB模擬測風雷達回波信號

將模擬回波信號存入到FPGA內部RAM中，用作并行FFT模塊的輸入信號，從而可以對單距離門回波信號功率譜估計進行測試驗證。如圖9所示，圖9(a)為回波信號的512點功率譜密度圖，測得的中心頻率為80.08MHz，回波信號頻率為89.84MHz，多普勒頻移為9.76MHz，與測試信號多普勒頻移間的誤差0.24MHz，在功率譜分辨率0.49MHz之內；圖9(b)為回波信號的1024點功率譜密度圖，測得的中心頻率為80.08MHz，回波信號頻率為90.09MHz，多普勒頻移為10.01MHz，與測試信號多普勒頻移間的誤差0.01MHz，在功率譜分辨率0.24MHz之內。兩次仿真測試表明，本文設計的并行FFT功率譜估計模塊滿足系統(tǒng)要求。

圖9 模擬測風雷達回波信號功率譜密度

■3.2 系統(tǒng)功率譜估計實際性能測試

對功率譜估計系統(tǒng)實際性能進行實驗驗證時，由函數信號發(fā)生器提供測試信號，通過本系統(tǒng)進行信號采樣和功率譜估計，由MATLAB進行數據分析。測試時，設置輸出信號頻率分別為10MHz、20MHz、30MHz和40MHz。設置平臺信號采樣頻率為250MHz、觸發(fā)采樣點數為8000點，距離門點數為512點，為了降低頻譜泄露的影響，信號都進行加窗處理。如圖10所示，是四種不同頻率測試信號的功率譜估計結果，峰值頻率分別為9.77MHz、20.02MHz、29.79MHz和40.04MHz，最大誤差不超過0.23MHz，在功率譜分辨率0.49MHz以內，功率譜估計結果與信號發(fā)生器的輸入信號頻率一致。

圖10 不同頻率的功率譜估計結果

設置平臺信號采樣頻率為250MHz，觸發(fā)采樣點數為8000，輸入信號頻率固定為40MHz，距離門點數依次設置為200、300、500、700進行測試。圖11所示的是輸入信號的平臺功率譜估計結果，觀察可知，隨著信號距離門內點數的增多，功率譜的分辨率不斷提高。

圖11 不同距離門點數的功率譜估計結果

4 結論

本文采用高速ADC和FPGA設計了一套測風激光雷達功率譜估計系統(tǒng)，整個系統(tǒng)分為信號采樣和數據處理兩個模塊，具有體積小、實時性強、測量范圍廣等特點。在硬件模塊基礎上設計Verilog邏輯接口，系統(tǒng)實現了250MSPS高速率采樣和回波信號功率譜估計。通過系統(tǒng)仿真實驗，對比分析出系統(tǒng)并行FFT模塊與MATLAB功率譜估計結果最大相對誤差在10-4量級，并且系統(tǒng)對于雷達回波信號的譜估計性能也滿足設計要求。