智能電網融合下基于FFCD-SOGI-PLL的電網狀態估計

周翔宇,張震,馬瑞卿,巫春玲,盧勇,相里康,王丹青

(1.長安大學 能源與電氣工程學院,陜西 西安 710064;2.西北工業大學 自動化學院,陜西 西安 710129)

近年來我國電網分布結構日趨復雜，間歇性、波動性新能源發電接入電網規模快速擴大，導致電網的可靠性與安全性問題日益嚴峻。智能電網與新能源發電融合技術的發展使電能資源的調配更加合理，讓電網更加安全、高效、環保[1-3]。但這類技術對電網的監測計量系統精度有著較高要求。鎖相環(PLL)是一種常用的同步技術，可以獲取電網的實時參數(通常指電網基波電壓的相位、頻率和幅值)[4-6]。其對于電網基波電壓的跟蹤能力將直接影響智能電網控制系統的調節能力。

傳統鎖相環根據其鑒相器(PD)實現方法的不同可以分為兩大類：基于功率的鎖相環(pPLL)和基于正交信號生成器的鎖相環(QSG-PLL)。pPLL通常使用正弦乘法器作為鑒相器。但這種方法對于電網電壓變化較為敏感，在估計的相位或頻率中會出現倍頻振蕩[7-8]。

三相同步鎖相環(SRF-PLL)需將輸入的三相電壓通過Clark變換生成一組正交信號，通過進一步變換得到所需的頻率與相位信息。單相QSG-PLL通過構建虛擬正交信號代替Clark變換，其結構的性能取決于構建的QSG模塊，由此衍生出了多種各異的QSG實現方法。基于時間延遲的鎖相環(TD-PLL)結構是一種典型的QSG-PLL結構，通過將輸入信號延遲四分之一周期生成一組正交信號。但由于電網中實際頻率會在標稱頻率附近波動，使其輸出信號不正交，導致在頻率估計量中產生二倍頻振蕩與偏移誤差。自適應TD-PLL(ATD-PLL)在頻率偏移下有較高的穩定性，但無法抑制電網電壓中含有的諧波和直流偏置。基于反park變換的鎖相環(IPT-PLL)通過對濾波后的dq軸電壓分量施加反park變換來產生虛擬正交信號。這種結構可以通過添加濾波器模塊增強諧波抑制能力，但這樣會損失系統的動態性能[9-10]。

而利用二階廣義積分器構建的QSG (SOGI-QSG)憑借其性能優勢，在近年來受到廣泛關注。估計頻率的前向反饋結構實現了對頻率的自適應，輸出正交信號v′和v″。SOGI-PLL具有較強的魯棒性，但其自身結構無法濾除低于諧振頻率的諧波，導致存在直流偏置時，輸出信號v″的精度會受到影響[11]。

SOGI-PLL直流偏置的抑制能力改進方案多數是通過添加零點加以改善。文獻[12]通過添加低通濾波器支路對直流分量進行估計，并在輸出信號中減去v″，可以有效地抑制直流偏置，但這種設計導致其對高頻信號的抑制能力顯著下降，對于高次諧波和噪聲過濾能力不足。文獻[13]設計了含有積分器的環路，環路估計了直流分量的大小并在輸入中減去，不影響諧波抑制能力。文獻[14]提出了一種混合二階和三階廣義積分器(MSTOGI)，可以有效抑制直流偏置。文獻[15]提出了一種SOGI級聯結構，提高了諧波濾除和直流分量抑制性能，由2個SOGI串聯構成，前級SOGI作為前置帶通濾波器，僅使用其有直流偏置抑制能力的同相位輸出v′。后級SOGI用于獲取輸入信號的頻率估計。文獻[16]同樣設計了一種級聯SOGI結構，使用固定頻率輸入QSG，提升了動態性能，并可以有效抑制直流偏移，但其對于頻率波動非常敏感。文獻[17]提出了一種基于固定頻率的SOGI-PLL(FFSOGI-PLL)，結構簡單穩定性好，但對于直流偏置的抑制能力不足[18]。

本文首先分析了傳統SOGI-PLL的結構特點，其使用反饋構造頻率自適應結構，有效應對電網頻率偏移的情況，但動態性能有所損失。接著，給出了一種固定頻率SOGI-PLL(FFSOGI-PLL)的設計方法，其采用固定頻率反饋，實現簡單、穩定性高，但存在對直流偏置抑制能力不足的問題。針對此問題，提出了固定頻率的級聯SOGI-PLL結構(frequency-fixed cascaded double SOGI-PLL,FFCD-SOGI-PLL)。然后，詳細闡述了其工作原理，推導出小信號模型，給出了穩定性分析和參數設計方法。最后，通過實驗驗證了設計的FFCD-SOGI-PLL在電網電壓含有直流偏移、諧波擾動以及發生電網電壓跌落時，均可以實現對電網電壓狀態信息的快速精確估計。

1 頻率反饋對SOGI-PLL的影響

圖1 SOGI-PLL結構圖

仿真結果如表1～2所示，非自適應SOGI-PLL超調量與整定時間均優于自適應SOGI-PLL，具有更好的動態性能，同時系統實現簡單，計算量較低。但由于使用固定角頻率輸入QSG，無法應對電網頻率偏移故障，導致非自適應SOGI-PLL在頻率偏移時估計精度不足。

表1 動態性能對比

表2 運行/仿真時間比

2 固定頻率SOGI-PLL

根據第1節分析可知，非自適應頻率SOGI-PLL具有更好的動態性能和更少的計算時間開銷，僅在頻率偏移時精度不足。

因此，設計固定頻率SOGI-PLL(FFSOGI-PLL)，結構如圖2 所示，其中QSG部分輸入固定標稱頻率ω′，并加以誤差補償和修正單元，以確保其在頻率偏移時的估計精度。

圖2 FFSOGI-PLL結構圖

其傳遞函數為

由傳遞函數可知,D1(s)和Q1(s)的相位差恒為90°,這表明輸出信號v′和v″始終正交。但是,當電網頻率偏移至非標稱頻率時,由于使用固定頻率輸入SOGI-QSG,導致輸出信號與輸入信號v的相位并不相同或正交，v′和v間存在相位誤差。當頻率偏移較小時(ω-ω′?kωω′),頻率估計誤差近似表示為[17]

(3)

為了減小相位偏移誤差δ,在鎖相環頻率估計前添加偏移誤差補償器(如圖2藍色線條所示)。

輸出信號幅值公式為：

從(4)～(5)式可以看出,在頻率偏移時,QSG輸出的信號幅值不同,圖3也反映了這一事實。

這種幅值差異是估計相位和頻率中雙頻誤差產生的原因,將輸出v″乘以ω′/ω以修正誤差(如圖2藍色線條所示)。

FFSOGI-PLL提高了系統本身的穩定性和實現的簡單性,其QSG依然以傳統SOGI結構為基礎。因此,其QSG部分與SOGI-QSG性能相同。如圖3所示,Q1(s)低頻增益恒大于零,無法濾除包括直流分量在內的低頻分量。

圖3 FFCD-SOGI-PLL系統結構框圖

3 固定頻率級聯SOGI-PLL

在上述分析基礎上,為了提高系統的直流偏置抑制能力,設計了一種固定頻率的級聯二階廣義積分器鎖相環(FFCD-SOGI-PLL)。在本節中介紹了其工作原理、參數選取方法,并給出小信號模型驗證其穩態性能。

3.1 FFCD-SOGI-PLL工作原理

FFCD-SOGI-QSG結構如圖3所示,其傳遞函數為

設電網電壓Vg=Vpsin(ωt)=Vpsinθ,其中Vp為電壓幅值,ω和θ分別是頻率和相角。歸一化后(Vp=1),可得

(8)

式中

(9)

δ和δ′為衰減值,時間常數為τp=2/(kω′),在穩態時收斂于零。Dα,Dβ為ω′≠ω產生的振蕩項。穩態時,ω′≈ω,振蕩項也因頻率鎖定而消除,由此,(8)式可簡化為

(10)

由(10)式可以看出,當使用固定頻率反饋，即ω′ ≠ω時,正交輸出信號v′和v″幅值存在誤差,且估計參數中存在2倍頻擾動。因此,輸出信號v″中增加修正系數ω/ω′。(10)式變為

(11)

由(10)式還可以看出,相角θ=ωt與FFCD-SOGI-QSG輸出信號v′的相位估計ωt+Δφ間存在相位差Δφ,即

(12)

根據電能質量標準[19]要求,頻率偏移量遠小于其本身數值時,存在|ω′2-ω2|?kωω′。因此,Δφ可簡化為

(13)

為提高相位估計精度,由相角估計值θ1減去相位差Δφ得到相角修正值

θ′=θ1-Δφ

(14)

基于以上的分析及推導,給出了QSG模塊的增益,并得到圖3中藍色線條的幅值修正和相位修正部分。

3.2 小信號模型分析

為了評估鎖相環的穩態性,對其小信號模型進行分析。

對圖3中park變換定義如下

(15)

建立小信號模型,將(15)式代入(8)～(9)式,得到鎖相環中的Vd,Vq

(16)

令θ″=ωt+φ,考慮含有振蕩項時,對于階躍相位跳變,對應的信號Vq可以在s域近似表示為

(17)

θ″(s)為實際相位角,L為拉普拉斯算子。考慮到可能存在電壓諧波,Vq可以重新寫為

(18)

考慮到相位誤差補償器的動態特性,將相位誤差補償器線性化加入模型輸出,將ω=ω′+Δω代入(13)式得

(19)

為評估小信號模型的精確度,以(17)～(19)式建立小信號模型進行仿真。仿真結果如圖4所示,在相位跳變和頻率跳變時,該模型能準確預測FFCD-SOGI-PLL的動態響應。

圖4 小信號模型仿真

3.3 參數設計方法和穩定性分析

圖5a)～5d)分別給出了不同k值時D2(s)和Q2(s)的Bode圖,其中諧振頻率ω′=(2π×50)rad/s。可以看出,D2(s)具有帶通濾波性,在諧振頻率ω′處有單位增益且無相移;Q2(s)同樣具有帶通濾波性,在諧振頻率處有單位增益和-90°相移。綜上得出,兩者兼具直流偏置的抑制能力,且當輸入頻率不等于諧振頻率時,輸出信號將產生大幅度的幅值衰減和相位差。因此,增益k的取值決定了FFCD-SOGI-QSG的帶寬,k值越小濾波效果越好。

圖5 D2(s)和Q2(s)在不同k值時的Bode圖

圖6為D2(s)在不同增益k時的零極點圖,Q2(s)由于僅增加了一個零點,性能誤差可忽略不計。圖中極點均位于虛軸左側,說明系統穩定性可以得到保證。當k從0.2增加到2時,復共軛極點遠離虛軸而逼近實軸,表明增益k在(0,2)區間內越大,系統穩定性越好,動態響應越快。而當k≥2,所有極點位于實軸,一部分遠離虛軸,另一部分靠近虛軸成為主導極點,說明穩態性能和動態性能會變差。

圖6 D2(s)在不同增益k時的零極點圖

表3 整定時間與k取值對照表

表3給出了FFCD-SOGI-QSG整定時間與增益k間的關系。可以看出,當k取值1.4左右時,整定時間最小。綜合上述Bode圖和零極點圖的分析,為了平衡系統的動態性能和濾波效果,選取k=1.414。

4 實 驗

在本節中,對FFCD-SOGI-PLL與FFSOGI-PLL和SOGI-PLL的性能進行對比。使用基于DSP TMS320C28346的RTU-BOX平臺實驗,參數設置如表4所示。實驗中所加的電網擾動參照國家標準[19-21]。

表4 實驗參數表

4.1 直流偏置

為驗證設計的FFCD-SOGI-PLL對于直流偏置抑制的效果,令輸入信號為v=Vsinωt+vd,其中vd為故障發生時施加的10%直流分量。圖7a)為輸入信號,圖7b)為3種鎖相環對施加直流分量后的電網頻率估計及估計誤差。可以看到FFCD-SOGI-PLL對電網頻率估計在短暫的振蕩后趨于50 Hz,該方法對于直流偏置有較好的抑制效果,并且在短暫的振蕩后相位誤差收斂于0。綜上可以看出FFSOGI-PLL對于直流偏置的抑制效果較SOGI-PLL稍好。

圖7 在10%直流偏置下的實驗結果

4.2 諧波

圖8 電網電壓中含有5,7,11次諧波的實驗結果

可以看到3種算法對電網頻率的估計都含有振蕩,其中FFCD-SOGI-PLL的振蕩峰谷差值較其余2種下降至少73.9%。FFCD-SOGI-PLL的估計相位誤差振蕩峰谷差值介于其余2種算法之間。圖9是對3種鎖相環QSG輸出的一組正交波形進行FFT分析的結果,并附有總諧波失真值。FFSOSOGI-QSG輸出信號v′的THD為1.17%,比SOGI-QSG低32.76%。輸出信號v″的THD為1.07%,比SOGI-QSG低2.73%。

圖9 電網電壓中含有5,7,11次諧波時對輸出FFT分析的結果

4.3 電壓跌落

為驗證FFCD-SOGI-PLL在電壓跌落下的跟蹤性能,令輸入信號為v=Vsinωt,其中電網電壓V在故障發生時從1跌落到0.6。圖10a)為輸入信號,圖10b)為3種鎖相環對電壓跌落后的電網頻率估計及估計誤差。可以看到3種方法頻率最終收斂于50 Hz。其中FFCD-SOGI-PLL的峰值頻率差為1.26 Hz，低于另外2種方法的55%,該方法在電壓跌落時頻率估計的穩定性更高。且FFCD-SOGI-PLL相位誤差收斂于0。

圖10 電網電壓跌落至0.6時的實驗結果

4.4 頻率跳變

為驗證FFCD-SOGI-PLL在頻率跳變下的跟蹤性能,令輸入信號為v=Vsinωt,其中電網電壓頻率在故障發生時從50 Hz跳變為45 Hz。圖11a)為輸入信號,圖11b)為3種鎖相環對施加頻率跳變后的電網頻率估計及估計誤差。可以看到3種方法頻率最終皆收斂于45 Hz,且FFCD-SOGI-PLL相位誤差收斂于0。

圖11 電網頻率跳變至45 Hz時的實驗結果

4.5 相位跳變

為驗證FFCD-SOGI-PLL在相位跳變下的跟蹤性能,令輸入信號為v=Vsinωt,其中電網電壓相位在故障發生時增加π/2。圖12a)為輸入信號,圖12b)為3種鎖相環對施加相位跳變后的電網頻率估計及估計誤差。可以看到3種方法頻率最終收斂于50 Hz,且FFCD-SOGI-PLL相位誤差收斂于0。

圖12 電網電壓相位跳變+π/2時的實驗結果

5 結 論

本文提出了一種固定頻率的級聯二階廣義積分器鎖相環(FFCD-SOGI-PLL)，用于估計電網電壓狀態。與傳統SOGI-PLL相比，該方法采用固定頻率的級聯SOGI-QSG結構，其優點是具有直流偏置抑制能力，同時系統實現簡單，并具有更強的諧波抑制能力。小信號模型分析驗證了其穩定性，給出了詳細的參數設計方法。最后通過對比實驗結果，驗證了設計的FFCD-SOGI-PLL在應對電網故障時，具備了良好的電網電壓狀態估計準確性。