基于LM5117的降壓型開關穩壓電源設計

康藝馨，谷詩宇，劉海鵬

（1.中國電子科技集團公司第四十七研究所，沈陽 110000；2.32683部隊(沈陽聯勤保障中心某部)，沈陽 110094）

1 引言

20世紀50年代初，開關電源逐步代替了傳統的工作電源，其因其體積小、重量輕、效率高、穩定性強等優勢，被廣泛應用在工業電子等領域[1]。直至20世紀90年代，開關式電源系列逐漸邁入高速發展的關鍵時期，主要應用于軍事、電子、電力、家電等關鍵應用領域。進入21世紀以來，開關電源技術已廣泛應用在手機、個人電腦、消費電子、家用電子設備、學校設施和工業機器等各個領域。當前環境下，設計一種切換速度快、頻率高、效率高、安全和環保的電源已經成為了眾多學者的研究課題。本設計嘗試圍繞LM5117并以CDS18532KCS MOS等器件為主要設備，對降功耗型開關電源展開研究。

2 設計方案

2.1 基礎電路

DC-DC同步整流電路如圖1所示，其由LC低通濾波電路、同步整流電路、開關電路和負載電阻組成。采用同步電路提高轉換效率；功率MOSFET取代了整流二極管。采用這一設計，可以通過控制兩個MOS晶體管的開關時間來控制輸出電壓[2]。

圖1 同步整流電路原理圖

LM5117是一種降壓芯片，適于用來設計高輸入電壓或高輸入功率的降壓穩壓器。LM5117提供了一種電流斜坡控制方式，具有固有的輸入電壓前饋和周期電流，便于環路補償設計。電流斜坡控制方法可以降低PWM電路的噪聲敏感性，適用于要求高輸入電壓的應用場合[3]。

2.2 降低紋波方法

由于紋波和噪聲的干擾，開關電源的輸出是帶有交流分量[4]的直流電壓。當開關電源工作時，直流電壓的波動會在開關操作過程中產生紋波，導致輸出電壓不穩定。

由于開關電源的幅值大，由共模紋波、UHF諧振和閉環控制等因素引起的紋波噪聲[5]，其紋波復雜度高，難以濾波。在實驗中已證明功率紋波主要由開關頻率紋波和高頻峰值噪聲組成。開關頻率紋波是指電源的開關操作使電容器充放電，產生低頻脈動電壓；高頻脈沖噪聲則主要是由MOS晶體管在開/關時所產生。

在設計中，降低紋波的方法包括：

(1)計算低頻濾波器的電感、電容值。輸出紋波與輸出電容呈反比關系[6]，可在電源電路設計中通過并聯的方式改變電容值，最終減小紋波。

(2)電容器并聯連接在MOS管柵極與源之間，使MOS管的電感和并聯等效電容構成RC振蕩器。用MOS管的柵源連接電容或RC緩沖網絡抑制MOS管在開關過程中的高頻振蕩[7]。

(3)通過最大限度地提高功率變換器的工作頻率，來縮短電容器的充放電時間，減少紋波[8]。

(4)示波器帶寬限值為20Mpbs，在示波器探頭上并聯0.1μF的陶瓷電容和10μF的電解電容[9]，可以減少紋波干擾，同時通過示波器探頭進行調節。

根據設計原理分析，確定整體的設計思路。系統整體工作流程框圖如圖2所示。

圖2 系統整體工作流程圖

3 電源設計

3.1 外圍電路設計

為確保所設計系統正常工作，需要詳細設計輔助LM5117共同運作的外圍電路，具體方案如下：

1)UVLO外圍電路

UVLO外圍電路如圖3所示。UVLO引腳為低壓鎖定可編程端。為降低芯片的最小輸入運行壓力，需在VCC與地之間增加分壓器R3。系統通過開啟或關閉芯片內20μA沉降電流來實現UVLO延遲；由此產生的壓力差也可同時用來改變UVLO的阻抗。當芯片UVLO引腳電壓超過1.25V的極限電壓時，開啟延遲電流，UVLO引腳處電流提高。當芯片UVLO引腳電壓小于1.25V時，關閉延遲電流，從而降低UVLO引腳處電流。通過增加電阻R4與電容C3，可減小開關中注入UVLO引腳處產生的噪聲。

圖3 UVLO外圍電路

2)RT外圍電路

LM5117的開關頻率可以通過在RT引腳和地之間增加R8進行測試，構成RT外圍電路，如圖4所示。

圖4 RT外圍電路

3)RES外圍電路

在限流周期中，PWM時鐘周期將通過內部打嗝模式故障定時器進行計算。通過RES連接C20，從而確定LM5117在芯片重新啟動之前的等待時間。當故障定時器測試到256個連續循環的時間限制時，LM5117在芯片內部的復位定時器將使芯片重新進入低功耗待機模式。當電流經過C20時，HO和LO處的信號中斷，隨后C20電容放電。當芯片的RES引腳電壓大于閾值電壓1.25 V時，C20電容開始放電。RES外圍電路設計如圖5所示。

圖5 RES外圍電路

4)FB與COMP外圍電路

該部分外圍電路設計如圖6所示。外圍電路通過芯片FB引腳，作為分壓信號來設定芯片的輸出電壓。參考電壓是FB引腳電壓與內部高精度0.8V電壓的差值。芯片內部的高增益誤差放大器可以產生與參考電壓成正比的誤差信號。COMP為誤差放大器引腳端，可以由外置II型回路補償輸出，即電阻R9、電容C19、電容C8。

圖6 FB與COMP外圍電路

3.2 仿真電流檢測與斜坡補償

仿真電流檢測是通過采樣、維持直流電壓和附加傾斜度來實現的。檢測到的電流需在開關管下一次輸出時間開始前取樣并保持。當外部電路的開關管電壓過低時，芯片無法正常工作，會產生巨大功耗，需要增加開關管電壓使芯片處于正常工作狀態。設計通過在芯片的SW、RAMP引腳和接地之間連接外部電阻和電容來設置RAMP的傾斜度，產生傾斜度信號。所設計的斜坡補償電路如圖7所示。

圖7 斜坡補償電路

LM5117芯片不計算開關管電流，而是重建傾斜信號。SW引腳和RAMP引腳之間的電阻R2不能直接連接到輸入引腳上，因為當輸入電壓較高時，輸出電壓可能遠遠高于最大額定電壓。芯片的坡道引腳通過內部開關管放電，并且需要在最小的中斷時間內完全放電。

4 系統硬件設計

系統硬件部分的設計主要包括去耦濾波電路、LC濾波電路和MOS管驅動電路三部分。

由于電源不是理想的電壓源，需要先對系統中的所有電路進行解耦，并使用解耦電路來降低電源的耦合噪聲。由電容或電感組成的解耦電路可以隔離電源與地，減少電路之間的耦合，從而降低電路中電源的噪聲。去耦濾波電路設計如圖8所示。

圖8 去耦濾波電路

LC濾波電路在開關電源中起著關鍵作用。當通過LC濾波器電路的電流存在干擾信號，則輸出的部分交流干擾信號就會被電感所吸引，轉變為磁能和熱量。電容會產生抑制干擾信號的效果，使輸出電壓相對穩定。LC濾波電路設計如圖9所顯示。

圖9 LC濾波電路

MOS管驅動電路由芯片的NMOS單元和由芯片驅動外部NMOS的低電平轉發器構成，如圖10所示。其中引導電容連接芯片的HB和SW引腳。當芯片中HO外接NMOS關閉時，SW引腳處的電壓約為0V。當電源以較大的PWM負載比工作時，HO外接NMOS每周期強制關閉320 ns的時間，以保證HB引腳充電完全。為降低功耗，選用CSD18532KCS或MOS晶體管完成此處設計。

圖10 MOS管驅動電路

5 實驗測試

在實驗中，先測量輸出電壓偏差。在輸入電壓16 V的條件下，用萬用表測試輸出電壓，并算出實際值與額定電壓之間的偏差，測量結果如表1所示。可見，輸出電壓的偏差值小于15mV。

表1 輸出電壓偏差測量結果

再測量輸出電流。仍在16V輸入電壓條件下，萬用表與電阻串接進行測量，測量結果如表2所示。可見，經多次測試，輸出電流大于3A。從這兩項測試結果綜合來看，實測值滿足設計預期。

表2 輸出電流測量結果

6 結束語

整個設計采用LM5117降壓芯片作為DC-DC穩壓器電源的主要部件，通過豐富的外圍電路設計，將CDS18532KCS型MOS器件、LM5117芯片外接電路和整個電源系統的硬件電路相結合，形成DCDC開關電源。該設計在額定輸出電壓為5V時，輸出電流能達到3A以上，滿足設計的預期目標。