Ka頻段平衡式GaN射頻功率放大器芯片

王海龍，崔 亮

（中國電子科技集團公司第十三研究所，河北 石家莊 050000）

0 引 言

近年來，隨著GaN 單片微波集成電路（Monolithic Microwave Integrated Circuit，MMIC）功率放大器芯片的快速發展，以GaN MMIC功率放大器芯片為依托的寬頻帶、大功率、高效率功率放大器也逐漸朝著高可靠性、低研發成本、易裝配使用以及體積變小等方向發展。功率放大器是射頻系統中的重要元器件，其飽和輸出能力、功率附加效率（Power Added Efficiency，PAE）、芯片尺寸、芯片壽命以及芯片可靠性等直接決定了射頻系統發射通道的指標性能。其中，平衡式功率放大器具有輸入輸出回波損耗指標好、電路穩定性優良以及受外界Load Pull（負載拉移）的影響不大等優點。在實際工程使用過程中，輸出負載一般難以充分保證完全匹配50 Ω特性，輸出阻抗對芯片指標性能的影響非常大，而使用平衡式放大器可以在一定程度上降低芯片對輸出負載的敏感度[1-5]。

1 Lange耦合器設計

對于Lange耦合器仿真設計，其性能主要由耦合器的長度、耦合帶線的線寬以及耦合線之間的距離來決定。對于指定的GaN單片集成電路工藝，材料襯底厚度和材料介電常數都是固定的，同時帶線的最窄寬度和最近帶線間距都受到工藝規則限制。本文采用的是0.15 μm GaN工藝，GaN介電常數為9.8，最小的帶線寬度為5 μm，最小的帶線間距離是5 μm。在這樣的工藝規則約束下，Lange耦合器設計流程如下。

首先，設計50 Ω負載電阻。為了達到功率輸出的要求并降低電阻寄生參數對設計的影響，對電阻采取兩兩并聯的措施。

其次，設計輸出阻抗轉換網絡。由于Lange耦合器設計之初的阻抗為50 Ω，連接芯片輸出端的金絲在Ka頻段影響已經非常大，不能再簡單地使用感值來擬合，因此必須通過匹配將外圍金絲的影響匹配掉，整體結構如圖1所示。在設計匹配時，采用高頻結構仿真（High Frequency Structure Simulator，HFSS）電磁場仿真設計方法，充分考慮涉及到的電磁場不連續性。

最后，將上述兩個流程生成的S2P參數當作耦合器的端接阻抗，同時對耦合器的線長、耦合帶線寬度以及耦合線之間的距離進行優化，仿真各個端口的回波損耗、插入損耗以及隔離度。Lange耦合器最終仿真結果如圖2所示。

圖2 Lange仿真結果

2 單通道功率放大器設計

放大器根據負載牽引測試數據進行設計，單路放大器的電路拓撲如圖3所示。漏級偏置電源為24 V，晶體管靜態電流設置為100 mA，晶體管工作于AB類放大模式。

圖3 電路拓撲

（1）設計每一級晶體管的尺寸。考慮到輸出級匹配電路損耗的同時確保輸出功率滿足需求，末級晶體管使用8個6 μm×60 μm晶體管，總柵寬為2.88 mm。輸入放大級和驅動放大級晶體管設計時需要充分考慮晶體管增益和匹配電路的插入損耗。前級選用1個300 μm（單指柵寬為50 μm）的單胞器件，第二級選用2個300 μm（單指柵寬為50 μm）的單胞器件，第三級選用4個300 μm（單指柵寬為50 μm）的單胞器件。

（2）設計輸出匹配電路，將端口阻抗Z1匹配到最佳負載阻抗ZL。在需要的帶寬內獲得足夠大的輸出功率和較高的效率之所以是設計中的難點，是因為這個設計窗口很小，對電路拓撲、模型精度以及仿真精度都提出了較高的要求，對于寬帶電路而言難度更大。此外，最佳功率阻抗點和最佳效率阻抗點可以通過在片負載牽引測試的方法得到。

（3）設計級間低通網絡匹配電路和輸入低通網絡匹配電路。驅動放大級和輸出級的級間匹配電路非常重要，特別是針對寬帶功率放大器，級間低通網絡匹配電路匹配不好將導致末級晶體管無法達到飽和輸出。本芯片中的驅動放大級晶體管按照最佳功率負載阻抗去設計低通網絡匹配電路，前級匹配和第二級的設計主要考慮增益、增益的平坦度以及輸入駐波等。

經過版圖設計后的平衡式功率放大器仿真結果如圖4所示。

圖4 平衡式功率放大器仿真結果

3 芯片加工與測試

3.1 芯片加工

根據產品的性能指標要求，本文設計的Ka波段功率放大器芯片采用0.15 μm GaN 贗配高電子遷移率晶體管（Pseudomorphic High Electron Mobility Transistor，PHEMT）芯片工藝，該工藝具有輸出功率大、可生產性好以及可靠性高的特點。MMIC的主要工藝流程如圖5所示。

圖5 MMIC加工工藝流程

對材料結構進行分析研究，通過優化設計獲得兼顧線性的高效率、高功率密度GaN PHEMT材料，加強通用工藝能力建設，嚴格控制器件的制造工藝，以獲得良好的器件性能。最終的電路版圖如圖6所示。

圖6 芯片最終版圖

3.2 芯片性能測試

基于GaN HEMT工藝制作電路，芯片使用SiN進行隔離保護，晶圓背面和地孔通過電鍍金來使電路接地，降低源級電感。設定測試頻率為33～37 GHz、工作電壓為24 V、脈寬為100 μs、占空比為10%、輸入功率為20 dBm，飽和輸出功率實測結果如圖7（a）所示，功率附加效率實測結果如圖7（b）所示。

圖7 設計芯片的測試結果

由圖7可知，輸出功率大于44 dBm，功率附加效率大于26%，符合預期設計要求。

4 結 論

基于0.15 μm GaN PHEMT單片工藝設計了一款33～37 GHz頻段功率放大器電路，該芯片采用了四級級聯放大的結構形式，利用微帶線完成射頻輸入匹配、末級輸出與級間匹配。該放大器芯片的實際測試結果符合預期要求，具有一定的應用價值，值得借鑒。