基本觸發(fā)器、單穩(wěn)態(tài)電路及多諧振蕩器的統(tǒng)一設(shè)計和教學(xué)方法研究

沈繼忠

（浙江大學(xué) 信息與電子工程學(xué)院，浙江 杭州 310027）

基本觸發(fā)器、單穩(wěn)態(tài)電路及多諧振蕩器的統(tǒng)一設(shè)計和教學(xué)方法研究

沈繼忠

（浙江大學(xué) 信息與電子工程學(xué)院，浙江 杭州 310027）

針對一般教科書缺乏對基本觸發(fā)器、單穩(wěn)態(tài)電路及多諧振蕩器設(shè)計方法的論述問題，從電路存儲信號需求出發(fā)，研究了基本觸發(fā)器、單穩(wěn)態(tài)電路及多諧振蕩器間的內(nèi)在聯(lián)系，發(fā)現(xiàn)通過在基本觸發(fā)器的支路中接入電容，由電容的充放電實現(xiàn)單穩(wěn)態(tài)電路及多諧振蕩器，從而提出了基本觸發(fā)器、單穩(wěn)態(tài)電路及多諧振蕩器的統(tǒng)一設(shè)計方法，并在課堂上講授。這不僅有利于學(xué)生學(xué)習(xí)和掌握這3種電路的設(shè)計方法，深入理解這3種電路的工作原理，而且可培養(yǎng)學(xué)生探索事物本質(zhì)及其內(nèi)在聯(lián)系的能力。

基本觸發(fā)器；單穩(wěn)態(tài)電路；多諧振蕩器；教學(xué)方法

基本觸發(fā)器（latch）是設(shè)計各種實用觸發(fā)器的基礎(chǔ)，而觸發(fā)器是數(shù)字系統(tǒng)中最重要的單元電路之一，在存儲和計算中不可或缺；單穩(wěn)態(tài)電路在脈沖波形變換中有重要作用；多諧振蕩器是產(chǎn)生時鐘信號所必需的電路，是控制與操作數(shù)字系統(tǒng)的關(guān)鍵電路之一［1-5］。

然而在一般的數(shù)字電路與系統(tǒng)設(shè)計的教科書中，往往只給出基本觸發(fā)器、單穩(wěn)態(tài)電路及多諧振蕩器的電路、功能分析及參數(shù)計算，不介紹設(shè)計方法。目前尚未見對這3種電路的內(nèi)在聯(lián)系進行研究并提出統(tǒng)一設(shè)計方法的文獻。

本文對基本觸發(fā)器、單穩(wěn)態(tài)電路及多諧振蕩器的電路進行了深入研究，找到了3種電路存在的內(nèi)在聯(lián)系，提出了這3種電路的統(tǒng)一設(shè)計方法，并在大學(xué)課程教學(xué)中予以講授，不僅幫助學(xué)生掌握這3種電路的設(shè)計方法，而且可培養(yǎng)學(xué)生探索電路內(nèi)在聯(lián)系及本質(zhì)的科研思維能力。

1 基本觸發(fā)器、單穩(wěn)態(tài)電路及多諧振蕩器設(shè)計

1.1 基本觸發(fā)器設(shè)計

由與非門（NAND gates）組成的基本觸發(fā)器如圖1所示［1］，表1為其邏輯功能，Q，Q*分別為觸發(fā)器的現(xiàn)態(tài)和次態(tài)。基本觸發(fā)器為雙穩(wěn)態(tài)電路，在外輸入信號作用下，輸出的Q有0或1兩種邏輯值，即電路具有兩種穩(wěn)定的輸出狀態(tài)。

圖1 由與非門組成的基本觸發(fā)器Fig.1 Latch implemented with NAND gates

基本觸發(fā)器的設(shè)計思路為，觸發(fā)器的功能是保存電路的狀態(tài)，即信號a（t）經(jīng)過一定時間τ后保持不變：

因為電路有延遲性，即信號經(jīng)過一個電路延遲后相當(dāng)于保存了一段時間。所以用2個延遲時間為tpd的反相器環(huán)接，可構(gòu)成存儲電路，見圖2。

圖2 由2個反相器環(huán)接構(gòu)成的存儲電路Fig.2 Storage circuit composed of two inverters looped

表1 由與非門組成的基本觸發(fā)器特性表Table 1 Function of latch implemented with NAND gates

注 @表示的0狀態(tài)同時消失后的狀態(tài)不確定。

圖2所示的節(jié)點C，B與A的信號存儲表達式為

由于圖2中環(huán)接的反相器無法輸入需要存儲的信號，因此用二輸入與非門代替反相器，得到如圖1所示的基本觸發(fā)器。當(dāng)然也可用或非門代替反相器得到基本觸發(fā)器。

有了基本觸發(fā)器就可設(shè)計由時鐘CP控制的各種電平控制觸發(fā)器，進一步可設(shè)計由時鐘CP跳變沿觸發(fā)的各種邊沿操作型觸發(fā)器［1］。

1.2 單穩(wěn)態(tài)電路設(shè)計

單穩(wěn)態(tài)電路是一種由外界信號觸發(fā)后使電路從穩(wěn)定狀態(tài)進入暫時穩(wěn)定狀態(tài)，經(jīng)過一段時間后又回到穩(wěn)定狀態(tài)的電路。單穩(wěn)態(tài)電路廣泛用于脈沖電路的脈沖寬度變換、波形整形、延時等場合，具有以下特點：

（1）電路有穩(wěn)定和暫穩(wěn)定兩種狀態(tài)。

（2）在外部觸發(fā)脈沖作用下，電路進入暫穩(wěn)定狀態(tài)，持續(xù)一段時間后，自動返回穩(wěn)定狀態(tài)。

（3）暫穩(wěn)定狀態(tài)的持續(xù)時間與電路參數(shù)有關(guān)，與觸發(fā)脈沖無關(guān)。

圖3所示的為由TTL門構(gòu)成的微分型單穩(wěn)態(tài)電路，其由負脈沖觸發(fā)，輸出的亦為負脈沖［6］。

圖3 TTL微分型單穩(wěn)態(tài)電路

Fig.3 TTL differential monostable circuit

根據(jù)單穩(wěn)定電路的定義，電路在外輸入信號觸發(fā)下，由穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)闀悍€(wěn)定狀態(tài)，經(jīng)過一段時間后又回到原來的穩(wěn)定狀態(tài)，這說明電路中存在某個能使電路狀態(tài)發(fā)生變化的關(guān)鍵節(jié)點，其電壓受外輸入信號觸發(fā)后隨時間發(fā)生變化，當(dāng)該關(guān)鍵節(jié)點的電壓變化達到某一值時，電路的輸出發(fā)生翻轉(zhuǎn)，使電路在經(jīng)過一段時間的暫穩(wěn)定狀態(tài)后又回到原來的穩(wěn)定狀態(tài)。因電容的電壓隨時間的變化而變化，可在雙穩(wěn)態(tài)電路（基本觸發(fā)器）的一條反饋支路中串接一個電容，使雙穩(wěn)態(tài)電路中門電路的輸入端電壓隨電容的充放電發(fā)生變化，從而使單穩(wěn)態(tài)電路自動回到穩(wěn)定狀態(tài)。為控制電容的充放電速度，在電容的一端連接一個電阻，使其滿足電路的性能要求。同時，單穩(wěn)態(tài)電路只要一個輸入觸發(fā)信號，雙穩(wěn)態(tài)電路中的一個與非門可用反相器代替，這樣可得到如圖4（a）所示的由負脈沖觸發(fā)的單穩(wěn)態(tài)電路。將圖4（a）中的輸入端加入微分電路，即得到圖3所示的TTL微分型單穩(wěn)態(tài)電路。加入微分電路后，當(dāng)外部觸發(fā)脈沖的寬度變化時亦不會影響單穩(wěn)態(tài)電路的輸出［1］。

由于圖4（a）中電路所用的為與非門，與非門由邏輯0輸入信號決定電路的輸出，因此圖4（a）中的Vi需用負脈沖觸發(fā)。同時，由于圖4（a）中TTL反相器G2的輸入端電阻R較小且接地，當(dāng)電路穩(wěn)定時反相器的輸入為低電平，因此電路的穩(wěn)態(tài)輸出為邏輯1，即穩(wěn)態(tài)輸出的Vo為高電平正脈沖，而暫穩(wěn)態(tài)輸出的Vo為負脈沖。

若要求電路正脈沖觸發(fā)，則圖4（a）的與非門用或非門代替，因為或非門由邏輯1輸入信號決定電路輸出。同時，若要求輸出的暫穩(wěn)定態(tài)為正脈沖（邏輯1），則將反相器G2輸入端電阻R的一端連接電源，從而得到正脈沖觸發(fā)輸出為正脈沖的暫穩(wěn)態(tài)電路，見圖4（b）。

圖4 由雙穩(wěn)態(tài)電路（基本觸發(fā)器）設(shè)計單穩(wěn)態(tài)電路

Fig.4 Monostable circuit implemented with bistable circuit （latch）

為使觸發(fā)脈沖輸入端Vi的寬度變化不影響單穩(wěn)態(tài)電路的正常工作，需在輸入端加入微分電路，由此得到實際應(yīng)用中分別為負脈沖觸發(fā)和正脈沖觸發(fā)的微分型單穩(wěn)態(tài)電路，分別見圖3和圖5［1， 6］。

需要說明的是，因圖3中用的是TTL門，所以Rd要足夠大，保證穩(wěn)定狀態(tài)時VA為高電平，R足夠小，保證穩(wěn)定狀態(tài)時V2為低電平。若圖3中用的是CMOS門電路，則Rd需接電源。在圖5的CMOS正脈沖觸發(fā)的微分型單穩(wěn)態(tài)電路中，若用的是TTL門，則Rd要足夠小，以保證在穩(wěn)定狀態(tài)時VA為低電平。

圖5 CMOS正脈沖觸發(fā)的微分型單穩(wěn)態(tài)電路

Fig.5 CMOS differential monostable circuit triggered by positive pulse

1.3 多諧振蕩器設(shè)計

在基本觸發(fā)器的一條支路上串接一個電容可形成單穩(wěn)態(tài)電路，在基本觸發(fā)器的2條支路上均串接電容就可形成無穩(wěn)態(tài)電路，即多諧振蕩器。振蕩器能自己產(chǎn)生振蕩信號，不需要輸入信號。同樣，為控制電容的充放電速度，即控制振蕩器的振蕩頻率，需在反相器的輸入端加接電阻，如圖6（a）所示。為使多諧振蕩器的輸出信號在高低電平之間迅速轉(zhuǎn)換，即令輸出脈沖信號的邊沿更陡峭，需將電阻跨接在反相器的輸入輸出二端，如圖6（b）所示。圖6（b）可轉(zhuǎn)畫為圖6（c），即教科書上常見的對稱多諧振蕩器電路［1］。

圖6 由雙穩(wěn)態(tài)電路（基本觸發(fā)器）設(shè)計多諧振蕩器

Fig.6 multivibrator implemented with bistable circuit （latch）

進一步，如果去掉圖6（c）中一條支路上的電容與電阻，即只令一條支路不穩(wěn)定，因電路無外輸入，所以另一條支路也必不穩(wěn)定，由此可得教科書上所介紹的非對稱式多諧振蕩器，如圖6（d）所示［1］。

2 討論

通過對基本觸發(fā)器、單穩(wěn)態(tài)電路、多諧振蕩器設(shè)計過程的討論，發(fā)現(xiàn)這3種電路本質(zhì)上是一致的，即都以存儲信息的2個首尾環(huán)接的反相器為基礎(chǔ)，反饋支路上無電容即為雙穩(wěn)態(tài)電路，即基本觸發(fā)器。利用電容電壓隨充放電變化的特性，在雙穩(wěn)態(tài)電路的1條或2條反饋支路上添加電容和電阻，便可形成單穩(wěn)態(tài)電路或無穩(wěn)態(tài)電路（多諧振蕩器）。

除前面介紹的電路外，還有積分型單穩(wěn)態(tài)電路、環(huán)形多諧振蕩器等，本文雖沒有論述這些電路的設(shè)計方法，但深入分析發(fā)現(xiàn)，這些電路與本文論述的電路具有相同的本質(zhì)，可用同樣方法予以設(shè)計。

3 結(jié)論

通過分析存儲信號的原理，可知其通過2個反相器環(huán)接即可實現(xiàn)，而把反相器替換為具有2個輸入端的與非門（或非門），便可得到能輸入存儲信號的基本觸發(fā)器，即雙穩(wěn)態(tài)電路。利用電容兩端的電壓隨充放電變化的特性，在雙穩(wěn)態(tài)電路的一條反饋支路上添加電容和電阻，得到單穩(wěn)態(tài)電路。進一步，在雙穩(wěn)態(tài)電路的2條支路上均添加電容和電阻，便可得到多諧振蕩器，即無穩(wěn)態(tài)電路。3種電路的設(shè)計過程表明，基本觸發(fā)器、單穩(wěn)態(tài)電路、多諧振蕩器本質(zhì)上是一致的。

在教學(xué)中，按照上述思路講解基本觸發(fā)器、單穩(wěn)態(tài)電路、多諧振蕩器，使學(xué)生更易理解和接受，不僅幫助其掌握基本觸發(fā)器、單穩(wěn)態(tài)電路、多諧振蕩器這3種電路的設(shè)計方法，而且通過分析，找到了這3種電路之間的內(nèi)在聯(lián)系，有利于培養(yǎng)學(xué)生探索事物本質(zhì)及相互關(guān)系的能力，激發(fā)學(xué)生學(xué)習(xí)的興趣。

［1］閻石. 數(shù)字電子技術(shù)基礎(chǔ)［M］. 6版.北京：高等教育出版社， 2016.

YAN S. Fundamentals of Digital Electronic Technology［M］. 6 th ed. Beijing： Higher Education Press，2016.

［2］SINGH R， KHATRI R，GURJAR R C. Design of a multifunctional small digital integrated circuit （IC）using 180nm CMOS Technology［C］// 2020 4th International Conference on Electronics， Communication and Aerospace Technology （ICECA）. Coimbatore： IEEE，2020： 94-98. DOI：10.1109/ICECA49313.2020.9297638

［3］TUWANUT P， KOSEEYAPORN J，WARDKEIN P. A novel monostable multivibrator circuit［C］// 2005 IEEE Region 10 International Conference TENCON. Melbourne：IEEE， 2005： 1-4.

［4］姚茂群，沈繼忠，朱志剛. 單穩(wěn)態(tài)觸發(fā)器的結(jié)構(gòu)及其開關(guān)級設(shè)計原理［J］. 電路與系統(tǒng)學(xué)報， 2005，10（6）： 84-87. DOI：10.3969/j.issn.1007-0249. 2005.06.019

YAO M Q， SHEN J Z，ZHU Z G. The general structure and design principle of CMOS monostable multivibrator at switch-level［J］. Journal of Circuits and Systems， 2005，10（6）： 84-87. DOI：10.3969/j.issn.1007-0249.2005.06.019

［5］LO Y K， CHIEN H C. Current-mode monostable multivibrators using OTRAs［J］. IEEE Transactions on Circuits and Systems II： Express Briefs，2006， 53（11）：1274-1278. DOI：10.1109/TCSII.2006. 882361

［6］閻石，王紅. 數(shù)字電子技術(shù)基礎(chǔ)：學(xué)習(xí)輔導(dǎo)與習(xí)題解答［M］. 6版.北京：高等教育出版社， 2016.

YAN S， WANG H. Fundamentals of Digital Electronic Technology Study Guidance and Problem Solving［M］. 6 th ed. Beijing： Higher Education Press，2016.

An unified approach for designing and teaching of latch, monostable circuit and multivibrator

SHEN Jizhong

（College of Information Science and Electronic Engineering，Zhejiang University，Hangzhou310027，China）

Due to the lack of discussion on the design methods of latch, monostable circuit and multivibrator in textbooks, the internal relationship of these three kind circuits was studied from the demand of circuit storage signal. It was found that the monostable circuit and multivibrator can be realized by charging and discharging the capacitor which was connected to the latch, then the design methods of latch, monostable circuit and multivibrator were derived, and they were taught in the university courses. The new approach is conducive to studentsapos; learning on the design of these three circuits, help them to understand the performing principle of these three circuits, and train studentsapos; ability to investigate the essence and internal relationship of circuits.

latch; monostable circuit; multivibrator; teaching method

TN 78

A

1008?9497（2022）05?580?04

2021?12?13.

浙江大學(xué)2021年度第一批校級本科“課程思政”建設(shè)項目；浙江省2020年度省級線下一流課程項目.

沈繼忠（1965—），ORCID：https：//orcid.org/0000-0002-9031-2379，男，博士，教授，主要從事數(shù)字集成電路與系統(tǒng)設(shè)計研究， E-mail：jzshen@zju.edu.cn.

10.3785/j.issn.1008-9497.2022.05.009