3D電子封裝側(cè)壁布線的互連界面處理工藝研究

楊繁，吳蘊(yùn)雯，高立明，張文龍，李明

（上海交通大學(xué)材料科學(xué)與工程學(xué)院，上海 200240）

半個(gè)世紀(jì)以來，集成電路工藝技術(shù)不斷進(jìn)步，遵循摩爾定律朝小型化，輕薄化，高性能和多功能化方向持續(xù)發(fā)展。然而，晶體管的特征尺寸目前已逐漸趨近物理極限，通過縮小晶體管尺寸提升芯片的集成度變得越來越困難。由于3D電子封裝技術(shù)可以進(jìn)一步提高封裝密度，實(shí)現(xiàn)系統(tǒng)化集成，因此受到了極大的關(guān)注。在眾多3D封裝形式中，疊層型3D封裝體積小，功耗小并且對(duì)不同類型芯片兼容性高，具有顯著優(yōu)勢(shì)［1］。目前主流的芯片疊層工藝有兩種：硅通孔（TSV）［2］和引線鍵合（WB）［3］。二者對(duì)比，TSV技術(shù)集成度高，但制程涉及前道工藝，成本高，投入大。WB技術(shù)成熟，且與傳統(tǒng)封裝制程兼容度高，開發(fā)容易，但互連密度受到鍵合工藝限制。多年來，金線直徑難以突破15 μm，相應(yīng)的焊盤間距也未能降低到75 μm以下。近年，又一種基于芯片側(cè)壁布線實(shí)現(xiàn)上下層互連的3D封裝新技術(shù)得到了發(fā)展［4-7］。圖1對(duì)比了這種側(cè)壁布線和WB兩種堆疊結(jié)構(gòu)。該封裝形式不僅與傳統(tǒng)WB封裝制程具有很好的兼容性，而且相比WB堆疊具有明顯優(yōu)勢(shì)：1）上部芯片不需要Overhang，堆疊底層不需要裸硅墊片，空間利用率更高；2）側(cè)壁線路使用圖形化工藝制做，密度更高。

圖1 對(duì)比金線鍵合和側(cè)面布線兩種互連形式Fig.1 Comparison of WB stacking and sidewall in‐terconnect stacking structures

早在1992年，IBM［8］和Irvine Sense［9-11］已開發(fā)出基于側(cè)壁布線的T-connect工藝，但該工藝涉及硅刻蝕和介電材料沉積工藝，一般封裝廠難以實(shí)現(xiàn)。2012年前后，Kim等［12-13］在晶圓設(shè)計(jì)和圖形化工藝上做出改良，將介電材料在晶圓制造階段填入切割道，在晶圓減薄和切割后，芯片側(cè)壁已存在布線所需的介電材料，封裝階段不涉及前道工藝，工藝路線更為合理。Infineon于2020年發(fā)布了基于側(cè)壁布線的芯 片尺 寸封 裝技 術(shù)（chip scale package）［14］，相比TSV工藝，該技術(shù)將電路經(jīng)由側(cè)壁引到芯片背面，避開了成本高昂的硅刻蝕。除了晶圓設(shè)計(jì)和芯片堆疊，側(cè)壁布線需解決的核心問題是在堆疊體的側(cè)面制作線路。Cubic Memory公司使用噴墨打印導(dǎo)電樹脂的方式制作線路［15］；Kim Sun-Rak等使用圖形化蒸鍍［12-13］，研發(fā)提出了一種先在載體上制作線路，再鍵合到側(cè)面的方法［16］；學(xué)術(shù)界還有使用激光加工對(duì)物理氣相沉積（PVD）鍍層進(jìn)行減法操作來制作側(cè)壁線路的方法［17-18］，以及使用特殊的掩模版進(jìn)行側(cè)壁光刻的工藝［19］。一般先制作出芯片的重新布線層（RDL）端頭，再制作側(cè)壁互連線路，但RDL端頭的銅氧化膜會(huì)影響互連界面的導(dǎo)通性［20］。塑封前的芯片不適合濕法清洗去除氧化膜，優(yōu)先選擇干法工藝。一般認(rèn)為干法清潔通過對(duì)表面進(jìn)行濺射刻蝕去除氧化膜，方向性強(qiáng)，對(duì)側(cè)壁清潔能力弱，故側(cè)壁互連界面氧化膜去除存在一定難度，在這方面已發(fā)表的學(xué)術(shù)研究也比較少。對(duì)此本研究基于離子轟擊的物理方法探索了側(cè)壁互連界面氧化膜的去除工藝，并借助高分辨透射電鏡觀察、小角度X射線衍射及納米束電子衍射分析等手段對(duì)側(cè)壁互連界面氧化膜的去除機(jī)制進(jìn)行了深入解析。

1 實(shí)驗(yàn)與表征

研究中所用的樣品結(jié)構(gòu)示意圖如圖2左側(cè)所示，畫圈處為芯片RDL端頭與側(cè)壁布線接觸位置，芯片RDL端頭暴露在芯片側(cè)壁，并且RDL經(jīng)錫球與基板表面的測(cè)試焊盤（Pad）導(dǎo)通，Pad上電鍍鎳金防氧化層。對(duì)樣品首先進(jìn)行了烘烤除濕處理，條件為120℃，9 h，N2保護(hù)（99.9%工業(yè)純）。烘烤后的芯片使用離子轟擊進(jìn)行表面處理（激發(fā)功率：200 W，壓力：13.3 Pa，氣體流量：35 SCCM，時(shí)間：110 s，工作氣體：氧氣及氬氣）。改變處理?xiàng)l件進(jìn)行了三組實(shí)驗(yàn)：未處理、氧離子轟擊處理以及氬離子轟擊處理（見表1）。處理后的樣品立刻用PVD法制作金屬導(dǎo)電層，沉積時(shí)樣品的基板面使用紫外光敏性膠帶進(jìn)行保護(hù)。PVD之后去除膠帶，此時(shí)芯片側(cè)壁上的RDL端頭之間借助PVD鍍層導(dǎo)通。使用萬用表（是德科技，型號(hào)34470A）在基板的焊盤處（見圖2左側(cè)中標(biāo)注）量測(cè)RDL端頭和側(cè)壁布線之間的接觸電阻（Rcont）。

圖2 樣品結(jié)構(gòu)和實(shí)驗(yàn)步驟示意圖（左）以及RDL端頭與側(cè)壁布線的互連界面示意圖（右）Fig.2 Structure of the sample and procedures of the exper‐iment（left）and the interface of the RDL edge and the sidewall interconnect（right）

烘烤過程中，保護(hù)氣氛中極微量的氧氣會(huì)氧化線路端頭表面，在互連界面形成大約20 nm的氧化膜，如圖2右側(cè)的示意圖所示。實(shí)驗(yàn)對(duì)處理前后的氧化膜電阻，成分和結(jié)構(gòu)進(jìn)行了表征。電阻量測(cè)采用的是四探針法，氧化膜成分、結(jié)構(gòu)的表征采用高分辨透射電鏡（HR-TEM，型號(hào)FEI Talos 200X，200 KV，1.5 nA），納米束電子衍射（NBD），X射線能譜（EDS）以及小角度掠射X射線衍射（GA-XRD）。使用公式ρ=RcontA/L計(jì)算電阻率（其中：ρ為電阻率，Rcont為接觸電阻值；A為接觸面的面積，25 μm×250 μm；L為氧化膜厚度），氧化膜厚度由TEM表征獲取。由于氧化膜為混合物，因此計(jì)算的電阻率為該層物質(zhì)平均電阻率。

TEM制樣使用了聚焦離子束（FIB）加工。圖3是FIB所制做樣品的掃描電鏡照片，圖中標(biāo)出了RDL端頭和側(cè)壁布線之間的互連界面（包括氧化膜）位置。切片被FIB減薄至100 nm厚度，然后使用HR-TEM觀察氧化膜截面，并采集氧化膜的EDS和NBD譜圖。由于測(cè)試芯片的尺寸太小，因此在鍍銅玻璃片上做GA-XRD表征。鍍銅玻璃片與同組芯片一同經(jīng)過除濕和離子轟擊處理后立刻使用GAXRD采集其極表層的氧化物衍射光譜，離子轟擊時(shí)鍍銅玻璃片在腔室內(nèi)保持側(cè)向直立。

圖3 使用聚焦離子束制做的TEM樣品Fig.3 TEM sample prepared by FIB

表1總結(jié)了該研究的實(shí)驗(yàn)設(shè)計(jì)和每個(gè)實(shí)驗(yàn)所進(jìn)行的表征。三組實(shí)驗(yàn)分別為未處理的對(duì)照組，氧離子及氬離子轟擊組。后兩組除了工作氣體不同，其他工藝參數(shù)完全相同。

表1 離子轟擊表面處理實(shí)驗(yàn)設(shè)計(jì)Tab.1 Experimental design of ion bombardment surface treatment

2 結(jié)果與討論

2.1 互連界面接觸電阻

圖4為三組實(shí)驗(yàn)（未處理，氧離子及氬離子處理）的接觸電阻（Rcont）量測(cè)結(jié)果。對(duì)照組樣品在PVD之前就存在肉眼可見的氧化現(xiàn)象，PVD后接觸電阻值大約為20 Ω左右。兩個(gè)測(cè)試組先進(jìn)行離子轟擊，再PVD鍍膜，接觸電阻基本分布在0.1~1.0 Ω之間，比對(duì)照組低1~2個(gè)數(shù)量級(jí)。因此確認(rèn)離子轟擊可大幅降低接觸電阻。

圖4 接觸電阻量測(cè)結(jié)果Fig.4 Contact resistance measurement results

從每一組樣品中抽取一個(gè)制作TEM樣品，在TEM表征中測(cè)量氧化膜厚度，并且計(jì)算平均電阻率，結(jié)果如表2所示。由于每次量測(cè)電阻的回路中包含兩層氧化膜（芯片內(nèi)電路示意圖見圖2左側(cè)），表2中的電阻值已經(jīng)做了減半處理。三組樣品的氧化物厚度相近，但未處理的樣品平均電阻率為322.2 Ω·cm，該數(shù)值為典型的熱氧化形成的銅氧化物電阻率［21-23］。另外兩組樣品盡管電阻率大幅降低，但是透射電鏡下觀察氧化物厚度未發(fā)生明顯下降。使用氬氣處理的樣品接觸界面電阻率最低，但比較特殊的是具有氧化性的氧離子轟擊處理之后的樣品氧化膜電阻率也大幅下降。

表2 平均接觸電阻值和氧化膜電阻率計(jì)算結(jié)果Tab.2 Calculation results of average contact resistance and resistivity of oxide film

2.2 互連界面觀察及成分分析

在切片界面氧化物位置拍攝了TEM圖像。圖5中標(biāo)注了夾在PVD鍍層和RDL端頭間的氧化膜。在TEM明場(chǎng)模式下，氧化物比金屬亮。在未處理的樣品中可明顯看到一條大約20 nm寬的白色條帶，為銅的氧化膜。離子轟擊處理后的兩個(gè)樣品中也可以觀察到氧化膜，但處理過的樣品氧化膜內(nèi)部分布有細(xì)小的黑色斑塊，其在后續(xù)的NBD表征中被標(biāo)定為金屬銅。三個(gè)樣品的氧化物膜厚度介于17~21 nm之間（見表2），后兩個(gè)樣品在離子轟擊處理中氧化膜未被刻蝕。2007年Wang等團(tuán)隊(duì)［24］發(fā)表了氧化物在氬氣等離子體處理中被還原為金屬的理論［24-26］，并觀察到這種還原反應(yīng)的轉(zhuǎn)化率存在上限，依據(jù)該理論可知?dú)咫x子轟擊后氧化膜內(nèi)銅晶粒為還原產(chǎn)物。氬氣為惰性氣體，但氧氣化學(xué)性質(zhì)活潑，目前學(xué)術(shù)界對(duì)氧離子轟擊是否也能產(chǎn)生還原效果的研究較少。

圖5 樣品橫截面的TEM圖Fig.5 TEM images of the interface layers

圖6和圖7是氧化物的HR-TEM照片和EDS線掃原子比分析結(jié)果，EDS線掃方向?yàn)閺膫?cè)壁布線（左側(cè)）至RDL（右側(cè)）穿過界面氧化膜。

圖6 界面氧化膜的高分辨電鏡成像Fig.6 HR-TEM images of the interface layers

圖6（b）和（c）中兩個(gè)樣品在氧化膜的黑色斑塊內(nèi)部存在晶格條紋。晶格條紋的間距分別為0.205和0.216 nm，接近銅的（111）晶面間距，佐證了TEM下的黑色斑塊為金屬銅晶粒。圖6中未處理樣品的氧化膜內(nèi)部未出現(xiàn)晶格條紋，并且處理過的樣品氧化膜在銅晶粒之外的區(qū)域也不存在晶格條紋，故烘烤過程中形成了非晶相的銅氧化物，后續(xù)的離子轟擊處理使部分非晶相的氧化物被還原為晶相的銅。在圖7的EDS線掃結(jié)果中，根據(jù)氧元素的原子百分比可確定氧化膜在線掃結(jié)果中的位置，截取線掃結(jié)果中氧化膜的橫向中點(diǎn)分析，三個(gè)樣品氧化膜的銅氧比為1.17、1.56和1.85。雖然從成分上無法分辨氧化銅、氧化亞銅和銅三種物質(zhì)。但未處理的樣品氧化膜銅氧比顯著低于處理后的樣品，相對(duì)而言氧氣和氬氣處理的兩個(gè)樣品之間銅氧比差異較小。

圖7 氧化膜切片EDS線掃圖（從左到右結(jié)構(gòu)依次為側(cè)壁布線→氧化膜→RDL）Fig.7 EDS line scan of oxide layers（the structure from left to right is sidewall intercon‐nect→oxide layer→RDL）

圖8為氧化膜的納米束電子衍射花樣，束斑直徑為10 nm。圖8（a）中未出現(xiàn)明顯的斑點(diǎn)，氧化膜物質(zhì)為非晶相。圖8（b）和（c）的選區(qū)為氧化膜中的黑色晶體顆粒，即圖中圈出位置。圖中分散在氧化膜中的大部分晶體顆粒的直徑小于束斑直徑，NBD無法獲得整套的衍射斑點(diǎn)。圖8（b）和（c）為明顯的晶體衍射花樣，標(biāo)定結(jié)果符合銅的衍射花樣。其中圖8（c）標(biāo)定為銅<013>晶帶軸衍射花樣，圖8（b）中花樣未能確認(rèn)晶帶軸但依據(jù)衍射斑點(diǎn)對(duì)應(yīng)的晶面間距可標(biāo)定為銅的衍射花樣。

圖8 氧化膜的NBD花樣（光斑位置由虛線圈出）Fig.8 NBD pattern of the oxide layer（spot position is circled by dotted line）

2.3 GA-XRD衍射表征鍍銅玻璃片樣品.

圖9為鍍銅玻璃片樣品的GA-XRD譜圖，入射角度為0.1°，穿透深度在25 nm以下［27］。其中，氧化后未做表面處理的樣品的譜圖中未出現(xiàn)任何晶相衍射峰，只有一個(gè)寬的非晶相峰。而兩個(gè)處理后的樣品的譜圖中除了非晶相峰，還有金屬銅的峰。GAXRD結(jié)果說明鍍銅玻璃片表面也產(chǎn)生非晶相氧化物，且0.1°X射線掠射無法穿透該氧化膜。離子轟擊后其表面也產(chǎn)生金屬銅，呈現(xiàn)出金屬銅與非晶相氧化物的混合相。GA-XRD結(jié)果與TEM表征結(jié)果一致，均顯示未處理的氧化膜與處理后的樣品在成分和結(jié)構(gòu)上有顯著差異，而且氧離子處理和氬離子處理后的氧化膜成分和結(jié)構(gòu)相似。

圖9 鍍銅玻璃片表面的小角度掠射X射線衍射表征Fig.9 GA-XRD spectra of the Cu on glass samples

2.4 處理結(jié)果和處理機(jī)理的討論。

圖5和圖6的TEM圖像中銅的晶相顆粒分布較為密集且有的互相接觸，具有形成貫穿20 nm氧化膜導(dǎo)電通道的條件，導(dǎo)電通道使接觸電阻大幅降低。考慮到工業(yè)生產(chǎn)中銅線路表面自然氧化膜厚度通常低于5 nm［20］，本研究可解決一般側(cè)壁布線工藝的表面清潔需求。

對(duì)比未處理的樣品和氬氣處理的兩個(gè)樣品表征結(jié)果并結(jié)合文獻(xiàn)理論［24-26］得出，氬離子轟擊使氧化膜發(fā)生還原反應(yīng)生成金屬。而對(duì)比氧氣處理和氬氣處理的兩個(gè)樣品表征結(jié)果發(fā)現(xiàn)，二者在成份和結(jié)構(gòu)上非常相似，足以證明氧離子轟擊也具有還原作用。一般認(rèn)為等離子體的還原劑為自由電子，但本研究前期探索時(shí)曾使用沒有離子轟擊效果的等離子體清潔設(shè)備（PE設(shè)備）處理樣品，但在PE設(shè)備上處理無法降低接觸電阻，據(jù)此認(rèn)為除自由電子之外，離子轟擊也是該還原反應(yīng)的必要條件。綜合分析得到如下還原機(jī)理：如圖10所示，電子被氧化膜吸收，并與帶正電的銅離子結(jié)合。但自由電子無法提供足夠的能量使離子脫離表面。氧化膜晶格吸收電子后，內(nèi)部銅氧之間的結(jié)合力下降。較輕的氧原子可以吸收離子轟擊的能量成為氣態(tài)，并被真空系統(tǒng)抽走。銅原子與基體結(jié)合力強(qiáng)，離子側(cè)向轟擊的能量不足以濺射銅原子，銅原子富集形成納米晶粒。結(jié)果離子轟擊整體表現(xiàn)為氧原子被選擇性刻蝕，產(chǎn)生了還原效應(yīng)。

圖10 離子轟擊還原機(jī)理示意圖Fig.10 Illustration of the plasma reduction mechanism

實(shí)驗(yàn)中發(fā)現(xiàn)，離子的物理轟擊效果起主導(dǎo)作用，即使工作氣體為氧氣也具有還原能力。但實(shí)驗(yàn)2和實(shí)驗(yàn)3中的兩種氣體分子量相近，二者對(duì)比，后者的電阻率更低，EDS分析中后者氧化膜的氧含量更低，說明盡管氣體離子主要起到物理轟擊作用，但氧氣本身的氧化性使其處理效果低于氬氣。

3 結(jié)論

本研究針對(duì)側(cè)壁布線3D封裝中現(xiàn)有工藝存在的互連界面導(dǎo)電性差的問題，采用離子轟擊處理手段，較系統(tǒng)地研究了側(cè)壁清潔降低互連界面接觸電阻的工藝，并通過微觀解析，探討了離子轟擊大幅降低互連界面電阻的內(nèi)在機(jī)制。本研究主要結(jié)論如下：

（1）離子轟擊處理可將位于側(cè)壁的互連界面接觸電阻降低1~2個(gè)數(shù)量級(jí)，是有效的氧化膜清潔處理手段。

（2）離子轟擊前后對(duì)比氧化膜的厚度未發(fā)生改變，但處理后氧化膜內(nèi)部產(chǎn)生密集分布的銅晶粒，尺寸在5~10 nm之間，證明接觸電阻大幅降低是源于氧化膜中密集銅晶粒存在，且互相接觸形成貫穿的導(dǎo)電通道所致。

（3）結(jié)合理論分析進(jìn)一步研究表明，離子轟擊處理后的氧化膜中出現(xiàn)銅晶粒是由于氧化膜在處理過程中銅離子被還原，即氧化膜氧離子在離子轟擊下吸收能量，成為氣態(tài)，而銅離子吸收電子后被還原成銅原子，并聚集形成晶粒。