基于AD9361的無線電通信應用分析

■ 李珊珊/國營蕪湖機械廠

軟件無線電的出現解決了傳統通信技術中因以硬件為主導致的不靈活、體積大、設計復雜等難題，以軟件替代硬件功能的方式，為通信領域的技術發展帶來了一次具有跨時代意義的革命。AD9361射頻捷變收發器作為一款面向多種可編程無線電應用的專用芯片，因在性能、集成度、寬帶性能和靈活性等方面的領先優勢，已在多類設備中得到廣泛應用。本文以AD9361射頻捷變收發器作為無線電通信核心的應用場所，介紹一種通過上位機發送控制命令給FPGA進而控制AD9361的無線電通信平臺的設計思路。

1 AD9361工作原理

AD9361射頻捷變收發器是一款具有高性能、高集成度、良好的可編程性和寬帶能力的芯片，器件中集成了模數轉換器、數模轉換器、混合信號的基帶部分、射頻前端、頻率合成器和直接變頻接收器，使設計簡單可行。AD9361工作在70MHz～6.0GHz頻段，涵蓋了大部分特許執照和免執照頻段，支持200kHz～56MHz的通道帶寬。器件含有兩路獨立的發送器和接收器，每個接收器具備自動增益控制、直流失調校正、正交校正和數字濾波功能。

1.1 接收器

接收器負責射頻信號的接收，并將射頻信號轉換成基帶處理器可使用的數字信號。通過低噪聲放大器、混頻器、跨阻放大器、單級低通濾波器、三階巴特沃斯低通濾波器、模數轉換器、半代濾波器和可編程多相FIR濾波器，將接收到的射頻信號下變頻為IQ兩路基帶信號。在此過程中，還可利用AD9361的ACG功能進行自動/手動增益調整。

1.2 發射器

發射器負責將基帶處理器產生的數字信號轉換為射頻信號，并將信號送至端口發射。基帶數字信號在經過可編程FIR濾波器和多個插值濾波器后，完成額外濾波和數據速率差值處理；隨后，利用數模轉換器，將IQ兩路基帶數字信號轉換為基帶模擬信號；再通過上變頻混頻器調至射頻信號。發射通道的自校準功能可實時自動調整這一過程。

1.3 頻率合成器

2 AD9361的典型應用

2.1 AD9361在無線通信數字中繼器中的應用

1）設計思路

針對廣播信號采用光纖傳輸方式導致成本高、周期長且布線受限等問題，唐俊、范紅等人提出一種基于SoC和AD9361的無線數字中繼傳輸系統，實現了調頻廣播信號的接收、轉化處理和再發射，且片上系統的使用增加了該系統的可重構性。

該系統框圖如圖1所示（引用自參考文獻[5]），由AD9361板卡ADFMCOMMS3、ZYNQ-7000片上系統平臺組成，AD9361板卡通過FMC與系統平臺連接，系統平臺采用FPGA+ARM架構，中間通過AXI總線互相通信，AD9361板卡主要實現數字上下變頻功能。數字下變頻過程首先通過AD9361的接收器完成調頻廣播信號的接收，再通過濾波、混頻等操作降至中頻信號，最后利用A/D轉換器和數字濾波器獲得待處理的數字信號，傳入數字處理部分。數字上變頻過程是將數字處理部分輸出的基帶數字信號經過濾波和差值處理后，利用數字振蕩器實現數字上變頻，最后通過D/A轉換器和放大器實現信號發射。

圖1 無線數字中繼傳輸系統框圖

2）應用效果

該系統通過收發信機和頻譜分析儀構成的測試環境對應用效果進行了驗證。測試結果表明，該系統完成了87～108MHz的所有調頻廣播信號的搬移，實現了對廣播信號的接收、處理和再發射。該系統采用的處理方法，相較于傳統模擬電路的實現方式，在靈活性和通用性方面具有更好的性能。

2.2 AD9361在ADS-B多目標信號源中的應用

1）設計思路

針對ADS-B系統測試時傳統方法采用的信號源無法實現射頻域多目標模擬的問題，王杰提出一種基于AD9361的ADS-B多目標信號源設計方法，通過對多路射頻信號的獨立模擬和同步合成，實現了對ADS-B系統的多目標處理能力的測試，信號源設備的體積和功耗也得到了有效降低。

教師是教育學生最直接的人，教師為了滿足以上種種需求，就要想辦法提升學生成績。但是，大部分教師的思想觀念比較傳統，提升學生成績采用的方式比較單一。思想傳統導致教師只是一味地追求成績，以成績優劣作為衡量學生優秀與否的標準。教學方式單一，導致教師只會采用應試教學的方式，增加作業量，實行題海戰術提升學生成績。這些問題都使學生課業負擔過重。

該方法實現原理如圖2所示（引用自參考文獻[7]），組成部分包括控制模塊、目標基帶信號生成模塊、AD9361芯片、矩陣開關、合路器和功放選擇器。其中，控制模塊用于產生目標經緯度、高度、航向等編碼信息和距離信息，并控制矩陣開關、AD9361和功放的工作；目標基帶信號生成模塊用于將控制模塊產生的目標信息轉化為目標基帶信號；AD9361芯片用于完成目標基帶信號的上變頻；矩陣開關用于在目標信號中根據用戶需求選擇需要模擬的目標信號源；合成器用于各目標信號源的合成；功放用于合成后信號源的放大和射頻輸出。

圖2 基于AD9361的多目標合成實現原理圖

2）應用效果

該系統通過Matlab仿真分析和FPGA真實采集的中頻信號驗證了多目標信號源的合成效果。仿真分析結果表明，目標源之間的距離較近時，合成后的部分同步頭和部分相鄰碼片存在重疊；目標源之間的距離足夠近且目標源路數為4時，可測試ADS-B系統的解交織效果。

2.3 AD9361在彈載一體化射頻前端中的應用

1）設計思路

針對傳統彈載遙測裝置功耗大、集成度低和通用性差等問題，朱童、艾冬生等人提出一種基于AD9361芯片的彈載一體化射頻前端，利用AD9361的數字變頻功能，再加入低噪放大器和功率放大器，實現轉換射頻信號與基帶信號的功能，可滿足靈敏度和作用距離等指標要求。

該系統框圖如圖3所示（引用自參考文獻[8]），由射頻收發前端和基帶信號處理板兩部分組成。射頻收發前端被設計為射頻發射和射頻接收鏈路前端共用，基帶信號處理板集成了發射鏈路的射頻參數設置和接收鏈路的中頻數字化功能。基帶信號處理板采用FPGA架構和AD9361芯片，一方面將天線接收到的射頻信號經AD9361轉換后送入FPGA處理，另一方面將FPGA采集到的數據通過AD9361轉換后發射出去。

圖3 基于AD9361的彈載一體化射頻前端收發器構成

2）應用效果

該系統利用信號發生器、頻譜儀、直流穩壓電源等標準儀器搭建了測試驗證環境，對該系統接收通道靈敏度、發射通道最大發射和功耗進行了測試。測試結果表明，靈敏度和測試指標均滿足指標要求，相較于傳統彈載設備，采用本射頻前端的彈載設備的體積、重量、功耗分別降低了86.5%、58.3%、7.6%。

3 基于AD9361的通信平臺設計方法

3.1 硬件設計

基于AD9361的通信硬件平臺主要包括處理器平臺和以AD9361為核心的射頻收發模塊兩部分。其中，處理器采用成熟的Xilinx ZC702平臺，包括以ARM為核心的PS部分和以FPGA為核心的PL部分，Xilinx ZC702通過與AD9361收發模塊互聯，實現發送信號生成、接收信號處理等功能，總體框圖如圖4所示。

圖4 AD9361的通信硬件平臺總體框架

3.2 軟件設計

PL層軟件設計采用硬件設計語言，利用Xilinx公司VIVADO開發環境，調用Xilinx ZC702開發平臺下PL設計工程，通過修改的方式完成，具體步驟如下：

1）修改DDR相關的配置，按照平臺硬件配置DDR，包括與PCB布線有關的DDR時序。

2）配置IO口，根據硬件電路IO口的電源電壓進行對應修改，主要包括將BANK0改成3.3V接口電壓；SPI0和SPI1使用PL的EMIO接口；根據AD9361模塊原理修改FPGA的引腳約束文件，以確保引腳連接關系的正確性。

3）最后執行編譯工程，生成下載文件并下載到FPGA中。

PS層的軟件設計采用非操作系統方式，main函數是整個程序的入口函數，主要包括以下文件：

1）ad9361.c/.h：AD9361的驅動文件；

2）ad9361_api.c/.h：AD9361應 用編程接口驅動文件，如AD9361的初始化函數；

3）config.h：AD9361和AD9361 API的配置文件；

4）main.c：軟件設計的主體部分。

軟件主函數的程序流程圖如圖5所示，主要包括DAC模塊初始化函數和ADC數據捕獲函數兩個部分。DAC模塊初始化函數主要包括寄存器初始化、接收濾波器和發送濾波器的初始化，同時負責DMA傳輸，即將DDR中的數據送給AD9361。ADC數據捕獲函數主要包括數據單位轉換、DMA配置部分和判斷部分，負責DMA傳輸數據到DDR中。通過以上兩個函數可實現射頻信號的收發。

圖5 軟件開發主流程圖