一種sigma-delta調制器結構的溫度信號轉換電路

李青龍 徐勇

陸軍工程大學，江蘇南京 210007

0 前言

在工商業、醫療業以及日常生活等各領域，幾乎都不可避免地需要獲知溫度信息，因此溫度傳感器的使用相當普遍且重要。隨著科技的進步和物聯網的發展，微型化、低功耗以及多功能的CMOS集成溫度傳感器得到廣泛應用[1]。

溫度傳感器中常采用模數轉換器（analog to digital converter，ADC）將溫度的模擬量轉換為數字量。主流ADC架構有并行、折疊型、流水線、逐次逼近和過采樣，其特點如表1所示。

表1 各類型ADC特點

在 這 些ADC中，Σ-Δ ADC（sigma-delta ADC）具有慢速和高精度的特點[2]，而溫度變化慢，近似直流，使Σ-Δ ADC適合于溫度信號的高精度轉換。此外，Σ-Δ調制器的開關電容積分器兼具采樣和保持功能，這樣就無需額外設置采樣保持模塊，從而可簡化電路，因此在溫度傳感器中采用Σ-Δ ADC是較佳的方案。CMOS工藝常采用襯底寄生三極管作為感溫器件，可將三極管基射極電壓差ΔVBE和零溫度系數的參考電壓VREF一并送入Σ-Δ ADC，獲得一個體現溫度高低的比例系數μ[3]，即：

其中，α——ΔVBE的放大系數；

VBE——三極管基射極電壓；

VPTAT——正溫度系數電壓。

后級電路對μ進行線性運算即可得到攝氏溫度值，從而實現溫度信號轉換。

1 Σ-Δ調制器架構

Σ-Δ ADC主要包括前置抗混疊濾波器、Σ-Δ調制器以及抽樣濾波器[4]。由于溫度近似直流，ADC的過采樣率高，可省略前置抗混疊濾波器，而抽樣濾波器可由數字計數器實現，因此ADC的關鍵模擬器件就是Σ-Δ調制器。多階調制器常會帶來穩定性問題，本文采用了一階Σ-Δ調制器結構，其框架如圖1所示。

將VPTAT和-VREF作為調制器的接入信號，可獲得式（1）中的μ值，圖2給出了Σ-Δ調制器工作的時域波形。

假定積分器先對VPTAT積分，積分值VINT大于0，時鐘到來時量化器輸出溫度脈沖TP為高電平，TP反饋至輸入端使VI接至-VBE，負的輸入信號使積分值減小，VINT小于0后量化器輸出低平電的TP，使VI重新接入VPTAT，這樣TP脈沖寬度就可代表VPTAT的大小，而TP脈寬可用TP高電平期間的時鐘數來表示，TP高電平時鐘數與總時鐘數的比值就是所需的比例系數μ。n位ADC應進行2n個CK周期的積分運算，輸入范圍一定時，位數越多則分辨率越高，若要提高ADC分辨率，可增加積分時鐘周期，Σ-Δ ADC的實現位數可高達24 bit[5]。由于Σ-Δ ADC的位數就是溫度傳感器的位數，因此增加CK周期數可提高溫度傳感器的分辨率。

2 電路分析與設計

2.1 開關電容積分器

開關電容積分器主要由開關、電容和放大器組成。工作時，按時序控制開關動作實現信號的采樣和積分[6]。本文設計的開關電容積分器如圖3所示。

CK1和CK2是兩相非交疊時鐘信號。CK1p和CK2p分別是CK1和CK2的提前關斷信號。提前關斷可降低開關溝道電荷注入效應的影響，時鐘時序如圖4所示。

采樣階段，CK2和CK2p為低電平，CK1和CK1p為高電平，開關S9～S11斷開，S5～S8閉合，采樣電容CS1和CS2對本時鐘的輸入信號采樣，CH1和CH2保持上個時鐘的積分值。設在第n時鐘的采樣階段，兩條積分路徑上的電荷分別為Q1S和Q2S，有：

其中，VI+(n)——時鐘n時的VI+端口的輸入信號；

VO+(n-1)——時鐘n前一個時鐘VO+端口的輸出信號，其余變量的表示類似。

采樣結束時，CK1p、CK1依次跳變為低電平，開關S5～S8斷開，然后CK2和CK2p跳變為高電平，S9～S11閉合，CS1和CS2將本時鐘采樣電荷傳輸至CH1和CH2，CH1和CH2在上個時鐘積分值基礎上累加本時鐘采樣值。設在積分完成時，CS1和CS2連接S11的極板電壓為VH，兩路徑上的電荷分別為Q1H和Q2H，有：

電荷守恒，有Q1S=Q1H和Q2S=Q2H，那么：

兩路徑對稱，設CS1=CS2=CS及CH1=CH2=CH，兩式相減，得：

可見，本時鐘輸出的差分值為上個時鐘差分輸出值與本時鐘差分輸入量的累加，實現了對輸入信號的離散積分。

2.2 積分運算放大器

圖5中，M1～M4和M9構成第一級放大器，M5～M8構成第二級放大器。R1和R2為調零電阻，C1和C2為彌勒電容。調零電阻和彌勒電容在一、二級之間形成彌勒補償，從而使運放穩定工作。R3和R4形成了第一級運放的輸出共模反饋，R5、R6和MOS管M10形成的是第二級運放的輸出共模反饋[7]，共模反饋使運放工作在恰當的工作點上，消除削頂失真。

實際的MOS運放會存在1～10 mV輸入失調電壓，斬波技術可消除輸入失調電壓。雖然該技術需要使用低通濾波器濾除高頻失調電壓，但Σ-Δ ADC本身具有低通濾波功能，那么就可省略低通濾波器。斬波技術還可以消除1/f噪聲，控制斬波的時鐘也比較簡單，因此在本文的積分運放中采用了斬波技術。如圖6所示，斬波技術就是在運放的輸入和輸出端分別加設一個斬波器[8]。

斬波器僅由4個開關組成，由兩反相時鐘控制，時鐘變換時，斬波器的輸入端互換，斬波功能等同于用周期為T的單位幅度方波信號去調制輸入信號，于是可將斬波器視作調制信號m(t)，其數學表達式為[5]：

斬波器工作的時域波形圖如圖7所示。輸入信號VI會受輸入斬波器m(t)調制，形成以VI和-VI為高低電平的周期信號，疊加失調電壓后出現在運放輸入端的周期信號高低電平分別為VI+VOS和-VI+VOS，經運放放大后表現在VX端為A(VI+VOS)和A(-VI+VOS)，其中，A為運放的增益，而輸出斬波器把VX調制成A(VI+VOS)和-A(-VI+VOS)，在VO端表現為AVI和以AVOS、 -AVOS為高低電平的周期信號的疊加，最后經低通濾波，輸出為比較干凈的AVI。與時域波形相對應，圖8給出了斬波運放工作的頻域波形。

將方波信號m(t)展開成傅里葉級數，有：

其中，Ω=2π/T。通過計算可知，m(t)的直流分量a0和余弦分量系數an均為0，而正弦分量系數為：

那么m(t)的傅里葉級數展開式應為：

可見m(t)沒有直流分量和偶次諧波分量，只有奇次諧波分量。由斬波運放工作原理可知，輸入信號會經過輸入斬波器和運放，而噪聲僅經過運放，然后都到達VX端，于是有：

2017年4月中旬統計每一小區幼苗數量，計算出苗率。2017年11月20日，苗木停止生長后，從各試驗小區隨機抽取10株苗木，仔細將其全部挖出(不足10株者取其全部)，用鋼卷尺測其苗高、根長，游標卡尺測其地徑、記錄大于5 cm的側根數量，每小區所測結果計算平均值。然后在80 ℃烘箱內72 h烘干后，稱其根、莖、葉的干重，計算各小區平均值。

其中，VNL表示運放的其他低頻輸入噪聲，如1/f噪聲，可見噪聲沒有被調制，而由m(t)的頻率成分可知，VI(t)會被調制到m(t)的奇次諧波頻率處。經輸出斬波器調制后的信號可表示為：

兩個m(t)相乘后的傅里葉級數展開式為：

可見，m2(t)比m(t)多了直流成分1，雖然VI(t)仍會被調制到奇次諧波處，但增加了直流分量AVI(t)，而噪聲都會被調制到奇次諧波頻率上，再由低通濾波器把諧波濾除后，VOUT端只輸出低頻信號。

現設定VI=0、VOS=10 mV，圖9給出了斬波運放的瞬時仿真結果，可見輸入共模信號時，運放僅放大了失調信號VOS，表現為VX≈1.8 V，再經輸出斬波器的調制，使得VO為以斬波頻率波動的周期信號，該信號可經低通濾波輸出VOUT≈0，從而實現對失調信號的消除。

圖10給出了運放的交流仿真結果，低頻增益為63.78 dB，單位增益帶寬為33 MHz，相位裕度為67°，運放性能穩定，滿足工作所需。

2.3 量化器

比較器可實現一位量化器的功能，動態比較器無靜態功耗，從低功耗角度考慮更適合對積分結果進行量化。本文采用的比較器由預放大器、動態比較電路和鎖存器3部分組成，圖11給出了一位量化器電路圖。

預放大器的作用一是可將差分輸入信號放大，利于比較器快速工作，降低時延；二是比較電路在判決時會由輸入MOS管產生回踢噪聲，影響積分結果，預放大器可隔離回踢噪聲。比較電路的作用是對差分信號進行動態比較，時鐘來臨時判決，時鐘結束時復位，鎖存器可將比較結果進行鎖存，在比較電路復位時，保持判決結果，以便后級電路運算[9-10]。

在預放大器兩輸入端分別施加0～1.8 V和1.8～0 V的斜坡信號。圖12給出了在時鐘頻率為100 kHz時的仿真結果。

量化器在時鐘低電平為比較相，高電平為復位相。如仿真結果所示：當VIP＜VIN時，VOP端全輸出為低電平，而VON端在比較相為高電平，復位相為低電平，TP和分 別保持為0和1；當VIP＞VIN時，VOP端在比較相為高電平，復位相為低電平，而VON端全輸出為低電平，TP和分別保持為1和0。在差分輸入極性改變且時鐘比較相來臨時，鎖存器的輸出信號TP和能迅速改變，傳輸時延小到忽略不計。

3 系統仿真

假定基準電壓VREF為1.2 V，現根據VPTAT+VBE=VREF來模擬溫度信號輸入，設定a：VPTAT=0.8 V，VBE=0.4 V；b：VPTAT=0.6 V，VBE=0.6 V；c：VPTAT=0.4 V，VBE=0.8 V。采用TSMC 0.18 μm 1P4M CMOS工藝，在典型模式下，用Cadence Spectre對系統進行仿真，工作電源為1.8 V，時鐘CK頻率為100 kHz，分別將這3種信號施加給系統輸入端，仿真得出的最大功耗為270 μW，觀察系統TP端相應的輸出脈沖TPa、TPb和TPc，圖13給出了這3種信號的仿真輸出波形。

統計第6個時鐘到第55個時鐘的輸出脈沖，詳細數據如表2所示。

表2 3種信號仿真數據

由表2可見，VPTAT值越大，經計算得出的μ值越大，VPTAT值越小，μ值越小，當VPTAT為參考電壓的一半時，μ=50%。由于VPTAT是正溫度系數電壓，溫度越高，VPTAT值越大，反之亦然。VPTAT的大小即代表溫度的高低，仿真數據表明系統正確地完成了溫度信號的轉換。

4 結束語

根據溫度的性質和各類模數轉換器的特點，本文設計了一種用Σ-Δ調制器來進行溫度信號轉換的電路，僅使用一個開關電容積分器和一個量化器即實現將正溫度系數電壓轉換成脈沖信號，采用的斬波技術可以有效消除運放輸入失調電壓影響。電路采用TSMC 0.18 μm 1P4M CMOS工藝設計，工作電源為1.8 V，功耗為270 μW。仿真結果顯示，系統輸出的脈沖寬度正確表示出了溫度的高低，若要提高溫度傳感器的分辨率，只需增加每次溫度測量的時鐘數。