一款10 bit斜坡發生器的研究與設計

趙鵬

（榆林學院信息工程學院，陜西榆林 719000）

隨著CMOS 圖像傳感器的廣泛應用，各大高校和研究機構都對CMOS 圖像傳感器進行了大量資金投入和研究[1-4]。而ADC 作為CMOS 圖像傳感器中的核心模塊，自然得到了高度的關注。其中列并行結構的單斜ADC 因其結構簡單、易于擴展而得到廣泛的應用[5-8]。斜坡發生器作為單斜ADC 結構中最重要的模塊，其能否產生線性度較好的斜坡電壓對整個ADC 至關重要。故該文基于單斜ADC 的結構，設計了一款粗分電流源加細分電流源的分段型10 bit斜坡發生器，電路主要由電流源及開關陣列、輸出電路和校準電路構成。

1 電路設計

斜坡發生器，也即數模轉換器DAC。根據處理信號的不同分為電流型、電壓型、電荷型。該文采用的是目前應用最為廣泛的電流型電流舵DAC[9-11]，其根據電流源權重不同可以分為兩種：二進制編碼電流舵DAC 和溫度計編碼電流舵DAC。二進制編碼方式雖然所需電流源數目較少，但隨著轉換位數N的提高，最大電流源和最小電流源的精確匹配很難實現。溫度計編碼的電流源匹配容易實現，但隨著轉換位數N的增加，電流源數目成指數增長，從而占用太多的芯片面積。故該文設計的DAC 采取分段方式，整體電路結構框圖如圖1所示。根據文獻[12-13]可知，溫度計編碼部分所占的最佳比例為60%～70%，故該文設計10 bit 斜坡發生器的編碼方式為低4 bit二進制編碼和高6 bit溫度計編碼。

溫度計編碼的電流源為粗分級電流源，其大小為16IU，共64 個，其中63 個為6 bit 溫度計編碼方式控制，剩下1 個粗分電流源為4 bit 二進制編碼的電流源提供電流，IU為電流源的最小單位。每個粗分電流源在流入負載之前，都經過校準電路進行校準。然后根據輸入數字碼的不同控制，不同的溫度計碼電流源和二進制碼電流源分別流入到負載電阻RL上形成輸出電壓，輸出電壓通過一個P 型輸入緩沖器來增加輸出驅動能力，同時通過合理設計運放參數，把輸出電壓移位到后續電路所需的合適的電壓范圍，如該文設計所需要的DAC 的斜坡范圍為0.5～1.3 V。

1.1 電流源及開關電路設計

對電流舵DAC 來說，電流源對整個DAC 性能至關重要，電流源的匹配和理想度對INL 和DNL 有決定性的影響。

根據文獻[14-16]可知，有限的輸出阻抗和斜坡發生器的靜態性能有如下關系：

其中，N為轉換位數，k為電流源的個數，為負載電阻RL與單位電流源有限輸出阻抗R0之比。從上述公式可以看出，ρ越小，即電流源的輸出阻抗越大，INL 和DNL 越小，系統的線性度就越好。

有限的輸出阻抗和DAC 的動態性能的關系如式（3）所示：

由式（3）可知，負載電阻每增大一倍或N每增加一位，SFDR 都會下降6 dB。

根據上述公式可知，電流源的輸出電阻對斜坡發生器的靜態和動態性能都有很大的影響，其輸出電阻越大，電路線性度就越好。所以該次電流源結構采用的是共源共柵電流源結構，以此來提升電流源的輸出電阻，增加電路的線性度。因傳統電流源開關的開啟和關段，不可避免地引起電流源輸出節點電壓的變化，從而改變電流源的源漏電壓，進而改變偏置電流，影響整個電路的線性度。為此，該文提出了一種帶有電流調節功能的改進型電流開關。電流源及電流源開關電路整體結構如圖2 所示。

圖2 共源共柵電流源及開關電路結構

Q1和Q2是共源共柵電流源結構，增大電流源的輸出電阻。Q3和Q4組成了改進型電流源開關電路，這種開關結構和普通的雙開關電路的區別是晶體管Q4的柵極并不進行切換，直接連接至偏置電壓Vdc上，其值由偏置電路決定。這樣Q3和Q4就構成了全差分的開關對。通過Q3柵極輸入時鐘的高低來控制電流是流入地還是負載。這種結構中，由于節點A的電壓與Vout無關，而是由偏置電壓Vdc、偏置電流和晶體管Q4的柵源電壓共同確定，從而確保整個電流源的源漏電壓與輸出電壓無關，始終保持恒定，因此電流源的輸出電流也保持不變。該設計中共有5 種電流源，即粗分電流源16IU，二進制權重電流源8IU、4IU、2IU和IU，IU即帶隙基準電路輸出的參考電流，不同的參考電流源大小只需要調整電流源尺寸即可實現，粗分電流源在輸出之前還需經過校準電路的動態校準，來實現各個粗分電流源之間的精確匹配。

晶體管的面積和工藝參數的關系如式（4）所示：

式中，參數AVT、Aβ是與工藝有關的MOS 管參數，I是電路中實現的最小單個基本電流源的電流，σI是基本單位電流源設計時所要求的標準差。從式（4）可以看出，電流失配與電流源面積（WL）成反比關系，構成電流源的MOS 管面積越大，其實現精度也就越高，電流失配就會越小，但是MOS 管面積的增大，又會導致電流源中寄生電容的增大，會使電路速度降低，同時也會使整個芯片的面積有所增大。這就需要在確定電流源管子尺寸時，在失配、速度和面積之間綜合考慮，確定合適的電流源尺寸比。

1.2 輸出驅動電路設計

該文設計的輸出電路主要作用是增加輸出驅動能力和調整DAC 的斜坡輸出范圍到后續電路合適的電平范圍。采用PMOS 共源共柵作為電流源，在負載電阻RL上形成電壓，負載電阻RL一端接地，理論上最低電壓為0，故需采用PMOS 源級跟隨器來提高輸出電壓至合適的范圍。該文采用PMOS 輸入源級跟隨器和共源共柵放大器組成單位增益緩沖器來實現驅動電路，電路結構框圖如3 所示。

圖3 輸出電路結構圖

其中，M10 和M11 構成PMOS 的源跟隨器，把DAC 的輸出電壓平移至后級電路接收的合適范圍，通過把輸入PMOS 管M10 單獨做在一個n 阱中，然后將其襯底和源極連接在一起來消除其體效應。所以該電路中的源極跟隨器有更好的線性度。M3～M9 構成了共源共柵放大器，連接形式為單位增益緩沖器形式，增加了信號的驅動能力，其余MOS管為偏置電路。

1.3 校準電路設計

對于分段電流型DAC 來說，粗分電流源的匹配性能對整體DAC 的精度起著決定性的作用。雖然粗分級電流源陣列中MOS 晶體管的對稱版圖布局可以提高精度，但是在標準CMOS 工藝中，基于器件匹配性能來提高精度的效果并不十分有效。因此，必須利用一些校準技術來實現粗分級電流源的精確匹配。故該文只對每個粗分電流源在流入負載之前，采用動態匹配電流源技術進行校準。具體校準電路結構原理如圖4 所示。

圖4 單個電流源校準原理圖

在校準周期內，信號CAL 為高，Q1和Q2導通，Q3關斷。因此參考電流源Iref流過Q0，其為二極管連接形式，會在Q0的柵源電容Cgs上形成電壓Vgs，這個電壓的大小依賴于具體晶體管的尺寸，需根據系統時序要求合理設計。當CAL 為低，Q1和Q2關斷，Q3導通，由于Q0的柵源電容Cgs的存在，導致其柵源電壓不會立即消失，仍然存儲在其Cgs上。由于Q0的漏極電壓保持不變，其漏極電流也就等于參考電流源Iref。該漏極電流作為輸出電流Iout進行輸出。完成校準后可以保證每個粗分電流源Iout都和參考電流Iref保持一致，從而保證了DAC 的精度。

2 仿真與測試

在UMC0.18 μm CMOS 工藝下對斜坡發生器進行設計，用spectre 仿真工具對斜坡發生器的輸出特性進行仿真測試，結果如圖5 所示。

圖5 輸出特性仿真

圖5（a）為DAC 的前仿真輸出特性圖，從圖中可以看出，在整個斜坡輸出周期中，前仿真輸出差值為749.7 mV，整體斜坡輸出范圍在0.5～1.3 V 之間，滿足設計要求。圖5（b）為后仿真輸出特性圖，從圖中可以看出其輸出差值為749.5 mV，整體斜坡輸出范圍在0.5～1.3 V 之間，滿足系統要求。對DAC 的靜態特性進行仿真，結果如圖6 所示。

圖6 斜坡發生器的靜態仿真

從圖6 中可以看出，DNL 為-0.012～+0.095 LSB，INL 為-0.012～+0.008 LSB，滿足系統要求。對斜坡發生電路進行版圖繪制，并進行相應后仿真，結果如圖7 所示。

圖7 斜坡發生器靜態后仿真

從圖7結果可以看出，DNL為-0.005～+0.135 LSB，INL 為-0.045～+0.115 LSB，滿足系統要求。

3 結論

該文設計了一款適用于CMOS 圖像傳感器中單斜ADC 的10 bit 斜坡發生器。該斜坡發生器采用粗分電流源加細分電流源的分段方式。針對粗分電流源，電路采用動態校準技術，對流入負載的每個粗分電流源進行動態校準。為了提高單位電流源的輸出阻抗，電流源采用共源共柵電流源結構。為了改善開關切換對電流源輸出節點電壓的影響，提出了一種改進型電流源開關電路。在UMC0.18 μm CMOS工藝下設計實現了提出的DAC 電路。采用spectre對電路進行仿真驗證，前仿真DNL 為-0.012～+0.095 LSB，INL 為-0.012～+0.008 LSB。對電路進行版圖繪制，提取寄生參數后仿真，DNL 為-0.005～+0.135 LSB，INL 為-0.045～+0.115 LSB。表明該DAC 具有良好的線性度，滿足高精度單斜ADC 的需求。