數(shù)字化變電站合并單元自動誤差校驗技術(shù)及應(yīng)用

王智，楊茂濤，楊靜，孟卓，唐璐

(1.國網(wǎng)湖南省電力有限公司供電服務(wù)中心(計量中心)，長沙 410000；2.湖南大學(xué) 電氣與信息工程學(xué)院，長沙 410082)

0 引 言

智能變電站是銜接智能電網(wǎng)輸-變-配-用等環(huán)節(jié)的關(guān)鍵設(shè)施[1-2]。合并單元是智能變電站中屏蔽互感器異構(gòu)性的標(biāo)準(zhǔn)設(shè)備，能夠完成電壓、電流互感器輸出信號的合并和數(shù)字化傳輸，實現(xiàn)信息采集與感知。合并單元的準(zhǔn)確性直接影響智能變電站甚至智能電網(wǎng)的安全穩(wěn)定運行[3-5]。

實際工作中，合并單元校驗主要以互感器校驗檢定規(guī)程或標(biāo)準(zhǔn)為基礎(chǔ)，一般整體測量和分析互感器與合并單元的綜合誤差，尚未建立單獨針對合并單元校驗的國家標(biāo)準(zhǔn)。國家電網(wǎng)公司于2017年制定了企業(yè)標(biāo)準(zhǔn)《數(shù)字化計量系統(tǒng)檢測規(guī)范：合并單元》，為合并單元性能檢測提供了依據(jù)[6-7]。文獻(xiàn)[6]提出了一種分別獨立對電子式互感器、合并單元進(jìn)行誤差測試及溯源的方法。為了克服頻譜泄漏的影響，文獻(xiàn)[7]提出一種基于加Hanning和Blackman窗插值FFT的算法用于合并單元校驗中的信號分析。文獻(xiàn)[8]提出一種基于ARM+FPGA+ADC的合并單元校驗系統(tǒng)，并采用了基于定頻采樣高精度幅值和相位算法實現(xiàn)高精度測量。文獻(xiàn)[9]為提高合并單元測試的通信報文處理能力和同步性，提出了一種基于FPGA+DSP的光數(shù)字量校準(zhǔn)方案。文獻(xiàn)[10]采用Hilbert變換實現(xiàn)相位微差算法，建立了合并單元校驗溯源系統(tǒng)。這些工作有力地推動了合并單元校驗技術(shù)的發(fā)展。但是，隨著智能變電站技術(shù)的不斷發(fā)展，合并單元已經(jīng)同時具備繼保和測量功能，如何在不停電前提下，運用一套合并單元校驗系統(tǒng)中同時完成繼保和測量功能的校驗，是實際應(yīng)用中面臨的重要技術(shù)挑戰(zhàn)之一。

因此，文中采用STM32微處理器和FPGA+DDS的硬件方案，運用GPS定時信號產(chǎn)生時間同步模擬信號，提出基于最小旁瓣卷積窗頻譜相位校正的比差和角差計算方法，建立合并單元校驗系統(tǒng)，完全保障合并單元的各項性能指標(biāo)及其輸入至保護(hù)、測控、計量裝置的數(shù)據(jù)的準(zhǔn)確性和可靠性，從而確保在發(fā)生保護(hù)、測控、計量裝置輸出數(shù)據(jù)誤差過大時，能夠快速判斷變電站過程層和間隔層設(shè)備是否處于正常工作狀態(tài)。測量實驗結(jié)果驗證了方法的準(zhǔn)確性和有效性。

1 合并單元校驗系統(tǒng)硬件設(shè)計

如圖1所示。

圖1 合并單元校驗系統(tǒng)硬件功能框圖

采用STM32微處理器和FPGA+DDS的硬件方案，設(shè)計的合并單元校驗系統(tǒng)包括6個模塊。

(1)微處理器控制模塊：以ARM平臺STM32的7系列微處理器為系統(tǒng)核心，STM32微處理器通過SPI與FPGA通信，F(xiàn)PGA直接連接數(shù)字分頻DDS芯片。STM32微處理器進(jìn)行實時測量、計算和控制，并實現(xiàn)IEC61850報文組包和解析。FPGA實時測量輸出電量并計數(shù)，且控制電壓電流量程切換和保護(hù)電路等。DDS產(chǎn)生同步信號，用于同步整個系統(tǒng)采樣和輸出。

(2)標(biāo)準(zhǔn)源模塊：由24位高速數(shù)模轉(zhuǎn)換芯片(DAC)接收STM32微處理器的數(shù)字信號并轉(zhuǎn)化為模擬量輸出，經(jīng)過精密運放的功率放大，再由電壓/電流隔離輸出變壓器同步輸出特定波形，其結(jié)構(gòu)如圖2所示。

圖2 標(biāo)準(zhǔn)源模塊電路功能框圖

(3)標(biāo)準(zhǔn)表模塊：對合并單元輸入端的模擬電量進(jìn)行采集測定，通過I/V和V/V轉(zhuǎn)換電路將電壓和電流統(tǒng)一轉(zhuǎn)化為低電壓。一方面用于標(biāo)準(zhǔn)源模塊的反饋穩(wěn)壓，一方面送入32位高速模數(shù)轉(zhuǎn)換芯片(ADC)進(jìn)行精密采樣。其電路詳細(xì)結(jié)構(gòu)圖如圖3所示。

圖3 標(biāo)準(zhǔn)表模塊電路功能框圖

(4)數(shù)字及小信號通訊：合并單元的輸出為SV和GOOSE報文，是基于IEC 61850或FT3協(xié)議的以太網(wǎng)或光串口通訊方式。該系統(tǒng)內(nèi)置的網(wǎng)絡(luò)報文通訊工具可以對于報文信息進(jìn)行翻譯和解讀，同時對于報警一類的小信號進(jìn)行響應(yīng)。小信號同時包括帶GPS的標(biāo)準(zhǔn)時鐘基準(zhǔn)和告警信號等，以測定單元的時鐘功能。其電路詳細(xì)結(jié)構(gòu)圖如圖4所示。

(5)標(biāo)準(zhǔn)時鐘信號源模塊：能夠通過接收GPS衛(wèi)星信號，使用GPS定時信號產(chǎn)生相應(yīng)的時間同步模擬信號，產(chǎn)生的同步模擬信號稱之為標(biāo)準(zhǔn)時鐘信號，主要分為IRIG-B碼和1 pps信號兩種，頻率均為1 Hz。標(biāo)準(zhǔn)時鐘源輸出具有以下特點，以滿足合并單元的對時需要：每秒1幀，包含100個碼元，每個碼元10 ms；脈沖上升時間不超過100 ns；秒準(zhǔn)時沿的時間準(zhǔn)確度優(yōu)于1μs。

圖4 數(shù)字及小信號通訊模塊電路功能框圖

(6)保護(hù)模塊：包括過熱、過載、斷路和過量程保護(hù)。保護(hù)系統(tǒng)自身和外部的合并單元在各種異常情況下不會被破壞。保護(hù)模塊中大量應(yīng)用到了二極管整流，將需要被保護(hù)的信號整理為直流信號，一方面可以消除波形的抖動對保護(hù)的影響，另一方面增加系統(tǒng)的穩(wěn)定性。一旦當(dāng)被監(jiān)控量超過閾值，微處理器會立即停止輸出，并將大量模擬或數(shù)字量輸入輸出接口關(guān)閉，并顯示出相應(yīng)的錯誤代碼給維護(hù)人員提示。

2 最小旁瓣卷積窗頻譜相位校正比差和角差計算

2.1 最小旁瓣卷積窗頻譜相位校正算法

設(shè)合并單元以采樣間隔Ts=1/fs對電壓或電流信號進(jìn)行采樣，且信號包含2-H次諧波：

(1)

式中第h次成分(h=1為基波，其余為諧波)的幅值、頻率和初相位分別為Ah、fh和φh。文中采用長度為N的2階最小旁瓣卷積窗wD(n)對采樣信號進(jìn)行加權(quán)，以抑制諧波成分對基波頻譜的干擾[11-15]。其中wD(n)為兩個相同的長度為N/2的最小旁瓣窗wMD(m)，m=0,1,…,N/2-1，進(jìn)行卷積后，在末尾補一個零得到：

(2)

其中，最小旁瓣窗wMD(m)為：

(3)

式中ai=[0.338 946, -0.481 973 , 0.161 054, -0.018 027]。2階最小旁瓣卷積窗wD(n)的旁瓣峰值電平達(dá)到了-166 dB，具有優(yōu)異的頻譜泄漏抑制能力。因此，加窗后獲得的序列xw(n)=x(n)w(n)的離散頻譜中，可以忽略諧波成分的干擾影響，簡化為：

(4)

式中WD(*)為2階最小旁瓣卷積窗的離散傅里葉變換；k0=Nf1/fs為基波頻率在離散頻譜中對應(yīng)的歸一化位置。

XN中第l根譜線對應(yīng)的相位為：

φ=φ1+πζ

(5)

式中ζ=k0-l0為非同步采樣引起的偏差；l0為基波頻率在離散頻譜中對應(yīng)位置附近的局部最大譜線序號。

設(shè)延后L個采樣點后，選擇長度的為N的連續(xù)采樣點，同樣采用2階最小旁瓣卷積窗wD(n)進(jìn)行加權(quán)，并進(jìn)行離散傅里葉變換后，得到的離散頻譜為XN-L。根據(jù)相位-頻率的對應(yīng)關(guān)系，在XN-L中第l根譜線對應(yīng)的相位為：

φ′=φ1+πζ+2πf1L/fs

(6)

結(jié)合式(5)和式(6)，兩段不同起點的序列的相位差直接存在線性關(guān)系：

Δφ=φ′-φ=2πf1L/fs

(7)

f1=Δφfs/(2πL)

(8)

ζ=l0-ΔφN/(2πL)

(9)

進(jìn)而將式(10)代入式(4)，可計算得到基波幅度和初相位分別為：

(10)

φ1=arg[XN(l0)]-arg[WD(l0-k0)]+π/2

(11)

運用上述最小旁瓣卷積窗頻譜相位校正算法，可以實現(xiàn)合并單元輸出電壓、電流離散序列頻率、幅度和初相位的準(zhǔn)確計算，為后續(xù)比差和角差計算機誤差分析奠定基礎(chǔ)。

2.2 比差和角差計算及誤差分析方法

合并單元輸出為電壓、電流瞬時值，并以數(shù)字量的形式傳輸。在計量和測量功能方面，可將合并單元視為互感器的延伸，只需計算、校驗合并單元的比差、角差。但考慮到合并單元需為智能變電站的保護(hù)、測控、計量裝置等二次設(shè)備提供數(shù)據(jù)來源，文中設(shè)計的校驗系統(tǒng)還進(jìn)行了合并單元輸出信號的頻率、相位差、功率誤差分析。這樣不但能驗證相對應(yīng)的電壓、電流之間的同步性，解決跨間隔兩組電量的不同步性超過一個整周波而無法通過穩(wěn)態(tài)絕對延時的方法檢測的難題。在變電站發(fā)生量值超差時，所設(shè)計的系統(tǒng)可快速確定是否為合并單元的穩(wěn)定性能出錯，從而對智能變電站的故障診斷提供了更加便捷的手段。

對合并單元的數(shù)字量進(jìn)行N點的FFT運算，并最小旁瓣卷積窗頻譜相位校正算法計算得到的被校驗的合并單元電壓有效值UJ、頻率fUJ和初始相位角φUJ，電流有效值IJ、頻率fIJ和初始相位角φIJ。設(shè)校驗系統(tǒng)中標(biāo)準(zhǔn)表模塊給出的電壓和電流的幅度、頻率和初相位的真值分別為US、fUS、φUS和IS、fIS、φIS，則被校驗合并單元的電壓比差URE和角差UAE、電流比差I(lǐng)RE和角差I(lǐng)AE分別為：

(12)

(13)

(14)

(15)

電壓和電流的頻率誤差分別：

2.2.1 迎接患者 核對無誤，建立有效靜脈通路，協(xié)助麻醉醫(yī)師行全麻插管、橈動脈穿刺測壓和深靜脈穿刺等。

(16)

(17)

各次諧波的比差、角差和頻率誤差，合并單元的功率計算誤差也可以同理計算。

3 合并單元時鐘誤差校驗

由于合并單元存在多個環(huán)節(jié)(采樣、處理、傳輸?shù)?，各環(huán)節(jié)的造成的延時各不相同，不可避免地對合并單元輸出結(jié)果產(chǎn)生附加的相角差，直接影響保護(hù)裝置的正確動作。因此，需要對合并單元時鐘誤差進(jìn)行校驗，以對合并單元的延時補償方式、方法進(jìn)行分析和調(diào)整，確保數(shù)據(jù)采樣同步。

根據(jù)相關(guān)標(biāo)準(zhǔn)要求，合并單元應(yīng)該能接收1 pps、IRIG-B(DC)或GB/T 25931(IEC 61588)協(xié)議的對時信號，合并單元正常情況下對時精度應(yīng)不大于±1 μs。

合并單元的時鐘誤差校驗一般用標(biāo)準(zhǔn)時鐘源對被校驗合并單元和合并單元校驗系統(tǒng)進(jìn)行授時，同時讀取被檢合并單元輸出的時間信號，與校驗系統(tǒng)讀取到的標(biāo)準(zhǔn)時鐘源信號進(jìn)行對。參見圖5，被測合并單元經(jīng)校驗儀輸出光B碼對時信號，待對時穩(wěn)定時，然后撤掉對時信號，進(jìn)行守時功能測試。在撤銷標(biāo)準(zhǔn)時鐘源授時之后繼續(xù)監(jiān)測被檢合并單元輸出的時間信號，并記錄它能保持在規(guī)定范圍的時間，即為該合并單元的有效守時時間。

圖5 對時、守時誤差校驗原理

例如使用20 M標(biāo)準(zhǔn)時鐘去測量被測合并單元送過來的PPS信號，計數(shù)得到P個脈沖，則誤差=(1-P/20 M)*1 000 000(μs)。

在合并單元的絕對延時計算時，合并單元校驗系統(tǒng)分別輸出頻率為f1和f2的標(biāo)準(zhǔn)模擬電壓，用最小旁瓣卷積窗頻譜相位校正算法計算進(jìn)行分析，得到電壓角差為UAE1和UAE2，則被校驗合并單元的固定延時為：

(18)

4 實驗及結(jié)果

文中首先通過三相標(biāo)準(zhǔn)功率源產(chǎn)生含有諧波的電壓信號，通過數(shù)據(jù)采集卡采集后，運用最小旁瓣卷積窗頻譜相位校正算法進(jìn)行計算分析，驗證算法的有效性；然后開展合并單元實際應(yīng)用，計算比差、角差，測試合并單元時鐘誤差。

實驗中使用的三相標(biāo)準(zhǔn)功率源為CL303B，其電壓輸出穩(wěn)定度為10 ppm，采樣頻率為2.5 kHz，離散傅里葉變換的長度為512，基波頻率設(shè)置為50.1 Hz。基波及諧波實驗參數(shù)及幅度與初相位計算誤差如表1所示。表1中所列的幅度和相位參數(shù)均為0.01級標(biāo)準(zhǔn)表所測結(jié)果。

表1 基波諧波實驗參數(shù)及幅度與初相位計算誤差

運用所開發(fā)的合并單元校驗系統(tǒng)對湖南省某變電站合并單元進(jìn)行測試。實際測試接線如圖6所示。在1 h的傳輸延時測試中，最大傳輸延時為1 762.1 μs,最小傳輸延時為1 761.5 μs，傳輸延時變差為0.599 976 μs。

圖6 對時、守時誤差校驗原理

額定電流的百分?jǐn)?shù)為100%時，某變電站合并單元電壓通道30次測量的校驗誤差平均結(jié)果如表2所示。不同負(fù)載電流情況下，合并單元A相電流通道校驗誤差如表3所示。·

表2 某變電站合并單元電壓通道校驗誤差

表3 某變電站合并單元A相電流通道校驗誤差

經(jīng)過現(xiàn)場測試和功能驗證，所設(shè)計的合并單元校驗系統(tǒng)對合并單元的比差、角差等的校驗或監(jiān)測功能達(dá)到了國網(wǎng)企標(biāo)的要求。

5 結(jié)束語

針對智能變電站對合并單元校驗的迫切需求，文章設(shè)計可同時完成繼保和測量功能校驗的合并單元校驗系統(tǒng)。提出基于最小旁瓣卷積窗頻譜相位校正的比差和角差計算方法，設(shè)計的系統(tǒng)采用STM32微處理器和FPGA+DDS的硬件方案，運用GPS定時信號產(chǎn)生時間同步模擬信號實現(xiàn)合并單元校驗功能。文中的工作為解決跨間隔兩組電量的不同步性超過一個整周波而無法通過穩(wěn)態(tài)絕對延時的方法檢測難題提供新的途徑，對智能變電站的故障診斷提供了更加便捷的方法。