一種全數字調制的星載編碼調制系統設計

陸格格，郝廣凱，魏 祎，雷 鳴，汪思冒

（上海航天電子技術研究所，上海 201109）

0 引 言

數傳子系統作為航天器的重要組成部分，其主要功能是對航天器數據完成動態調度、組幀、信道編碼、加擾、存儲、調制以及放大等處理后，由天線進行輻射傳輸。數傳發射機作為數傳子系統的重要組成單機，其主要作用是完成從基帶產品傳輸過來的數據調制、接收、編碼等[1]。隨著技術的發展，數傳發射機的傳輸需求越來越多樣，除了需要完成對地傳輸的任務，還需要完成星間通信傳輸及對中繼通信傳輸的任務，因此發射機的調制方式需要相應的多樣化。目前，數傳發射機的一種傳統做法是采用模擬調制的星載編碼調制技術，該類設計方法只具備一種數據調制能力，不能適應數傳發射機多調制的傳輸需求，因此本文提出了一種采用全數字調制的星載編碼調制系統，用以實現多樣化調制、多樣化編碼、多樣化數據速率的傳輸[2,3]。

1 數傳發射機技術介紹

在通信系統中，待傳輸的信號大多都具有較低的頻率成分，直接進行傳輸容易產生信道的衰減和失真，因此需要將待傳輸的信號轉換成適合傳輸的形式，即調制。對于連續波，已調信號可表示為：

式中：ω為角頻率；θ（t）為相位；A(t)為振幅。控制任何一個參數都可以對待傳輸信號實現調制，使之成為攜帶信息的信號，并實現信道復用。

1.1 模擬調制技術

模擬調制是指用模擬基帶信號（連續信號）對載波的某個參數（如角頻率、相位、幅度）進行控制，使這個參數與基帶信號相對應。根據控制參數的不同分為頻率調制（Frequency Modulation，FM）、相位調制（Phase Modulation，PM）以及幅度調制（Amplitude Modulation，AM），由于頻率調制、相位調制都是對相角進行改變，因此統稱為角度調制。

采用模擬調制的數傳發射機典型框圖如圖1所示，主要包括電源變換器、晶振、倍頻器、編碼調制器等部分。晶振產生頻率的輸出信號經65次倍頻器后進入調制器與基帶信號進行正交相移鍵控（Quadrature Phase Shift Keying，QPSK）調制，后經過隔離器輸出。

圖1 模擬調制原理

1.2 數字調制技術及應用

為了滿足日益復雜的信道需求，且降低現場可編程門陣列（Field-Programmable Gate Array，FPGA）和數字信號處理（Digital Signal Processing，DSP）成本，調制技術數字化成為發展趨勢。相比于模擬調制，數字調制技術的抗干擾性能更優越，信道損耗也更低。數字調制中的調制信號為符號或脈沖的時間序列，其中每個符號可以用nbit表示，且每個符號可以有m種有限狀態[4]。根據控制參數的不同主要分為頻移鍵控（Frequency Shift Keying，FSK）、幅移鍵控（(Amplitude Shift Keying，ASK）、相移鍵控（Phase Shift Keying，PSK）以及多進制相移鍵控（Multibase Phase Shift Keying，MPSK）。

數字調制用于對I、Q兩路數據進行數字中頻調制，原理如圖2所示。擴頻后的I路數據和Q路數據分別與載波相乘后合路，調制信號與衰減系數相乘可以實現數字模擬轉換器（Digital to Analog converter，DAC)輸出信號幅度可調，實現基帶輸出功率控制。

圖2 數字調制原理

2 全數字調制的星載編碼調制系統設計

2.1 系統基本架構

基于上面對模擬調制和數字調制兩種調制方式的分析，本文設計了一種全數字調制的星載編碼調制系統，如圖3所示，本系統包括電源變換電路、中頻處理電路、高速DAC電路、接口電路、FPGA電路、配置電路等。

圖3 一種星載編碼調制系統架構

電源變換電路的作用是將外部的輸入電源電壓轉換為配置電路、時鐘電路、接口電路以及FPGA電路。通過采用4片MPD23774HKSH/EM能夠將輸入的+5 V電源轉換成+3.3 V、+1.8 V、+1.2 V及+1.0 V中頻處理電路和高速DAC電路所要的工作電壓值。高速DAC電路的作用是根據時鐘電路的主時鐘產生中頻信號，然后將中頻信號進行數模轉換后給中頻處理電路進行處理。FPGA電路的作用是將外部輸入的數據進行數字調制、編碼、加擾及變速濾波處理后傳輸給高速DAC電路。配置電路起輔助作用，主要是對FPGA電路進行刷新、數據加載及控制操作，首先將存儲在FLASH芯片中的配置信息加載至K7系列電路，然后對K7系列電路的FPGA配置信息完成動態刷新，同時模塊的遙測信息采集和遙控功能也同步完成，再通過串口電纜傳輸回FPGA電路。接口電路的作用是對外部前端單機發來的不同速率的并行或串行AOS數據進行接收，并轉換為并行數據后轉發給FPGA電路。中頻處理電路的作用比較簡單，主要將DAC電路輸出的中頻信號進行放大濾波處理后傳輸給外部后端單機。

2.2 FPGA電路

FPGA電路如圖4所示，該電路的硬件組成是Xilink公司的XC7K410T410T-1FFG900I產品。編碼調制FPGA軟件主要由時鐘生成與監控、幀頭判斷、數字調制、數據自發與接收、指令接收處理、多速率成型濾波、多模式信道編碼與映射以及數據輸出等多重功能組成。先判斷和檢索輸入數據幀頭的幀長，檢索正確后再完成數據加擾、信道編碼、星座映射（形成I、Q兩路數據），最后進行數字調制、多速率成型濾波后輸出到高速DAC電路。編碼調制FPGA硬件電路不僅可以接收來自接口電路的并行AOS數據而且可對數據進行緩存，其中兩個接口電路數據源可實行選一接收，還可在指令控制下實現內部數據源和外部數據源的切換，從而完成模塊自檢功能，而且可在指令控制下完成里德-索羅蒙（Reed Solomon，RS）、低密度校驗（Low Density Parity Check，LDPC）、卷積等多種信道編碼功能以及正交相移鍵控（Quadrature phase shift keying，QPSK）、成形正交相移鍵控（Shaped Quadrature phase shift keying，SQPSK）、PCM-CDMA-QPSK等多種調制方式。編碼調制FPGA通過硬件和軟件的配合從而保證信道實現任意輸入數據速率但同一采樣數據速率輸出，為多編碼方式、多速率傳輸提供保障[5]。

圖4 FPGA電路

2.3 高速DAC電路

高速DAC電路如圖5所示，主要由BALUN組件和高速DAC芯片兩部分組成。高速DAC芯片選用的是E2V公司的企業V級芯片，具體規格是EV10DS130AMGS9NB1，BALUN選用的是Marki公司的產品，具體規格是BAL-0003SMG。高速DAC芯片電路先接收FPGA電路的高速差分數據，然后通過數模轉換為差分模擬信號，接著通過BALUN組件轉換成2.25 GHz的中頻模擬信號，最后通過8分頻接收工作時鐘并輸出至FPGA電路實現。通過接收配置電路輸出的幅度控制電平，從而控制輸出的中頻模擬信號功率的值。BALUN組件的作用是將高速DAC電路輸入的工作時鐘轉換為差分信號，即DAC芯片的工作時鐘。

圖5 高速DAC電路

3 全數字調制的星載編碼調制系統測試結果

根據2.1節圖3所示原理框圖完成發射機單機電路設計，該發射機功能包括對地傳輸、星間通信傳輸及對中繼通信傳輸的任務，由于通信任務占用頻段不同，編碼調制FPGA會根據通信傳輸需求適應性更改成相應的調制方式。通過信號源生成單載波輸入單機，采用704接收機設備進行接收，滿足用戶多種通信模式需求，驗證本文星載編碼調制系統設計的正確性。

4 結 論

本文設計的全數字調制星載編碼調制系統已成功應用在某衛星中，實現了多種編碼方式、多種調制方式以及多種數據傳輸速率等，且性能良好，具有較高的擴展性和可靠性，對于宇航工程的發展具有重要意義。