高壓達林頓晶體管FHD1071的熱穩定性設計

張小平，高廣亮，陳 浩，劉 帥，伏思燕，蘇 舟

（錦州遼晶電子科技有限公司，錦州 121011）

1 引言

達林頓晶體管具有很高的放大倍數，這一特征會導致前級管的漏電流逐級放大，對器件穩定性造成影響。特別是當溫度升高時，反向漏電流將隨溫度增加而增加，同時器件放大倍數也會增加，就有可能使器件因為高溫下功耗增加而發生熱擊穿甚至燒毀。高耐壓達林頓晶體管在制作過程中選用高電阻率的原材料，并且原材料的厚度較厚，容易造成飽和壓降偏大，熱穩定性不夠理想。針對這一問題，在此對常規設計方案進行改進。采用帶緩沖層的穿通設計，一方面可減小飽和壓降，另一方面可提高抗二次擊穿能力[1]。對電阻進行優化設計，減小溫度對電阻的影響，以此提高產品的熱穩定性。

2 熱穩定性分析

晶體管的熱穩定性含義是在工作過程中，在經受熱循環時器件的抗熱擊穿能力以及殼溫在較大溫度范圍內變化時，晶體管主要參數的穩定性。熱擊穿一般表現為當器件溫度升高到特定溫度時，功率晶體管突然損壞。由于達林頓功率晶體管的放大倍數可達幾百到幾千甚至上萬倍，當處于放大狀態時發射極電流和集電極電流隨溫度的增加而迅速上升，會使器件的工作狀態超出安全工作區，更容易在內部出現電流集中，形成過熱點。當過熱點溫度超過半導體的熔點（硅的熔點1415℃）或該處接觸的金屬熔點（鋁硅熔點577℃）時，器件將永久性失效[2]。另外的情況是，即使過熱點的溫度不足以引起金屬或半導體熔化，由于各點溫度不同，所產生的應力也足以導致晶格的嚴重損傷，終致器件失效。

大功率晶體管本身消耗功率很大，會使晶體管的結溫度升高，電參數也隨著溫度的變化而變化；高耐壓達林頓器件的放大倍數本身偏大，這樣就會形成惡性循環。在生產過程中，由于擴散濃度的不均勻和工藝制程帶來的表面和內部缺陷，會造成局部熱擊穿。制程中過大的飽和壓降也會導致較大的熱功率損耗，造成過熱，影響器件的正常使用。所以高耐壓達林頓晶體管的熱穩定性設計極為重要，是此處改進設計的關鍵[3]。

3 熱穩定性優化設計

選用FHD1071型高壓達林頓晶體管產品進行改進設計。以優化熱穩定性為目的，需要對產品的橫、縱向參數進行優化。在滿足產品耗散功率PCM與電流容量ICM指標的前提下，將擊穿電壓設計為穿通型擊穿，以減少器件的飽和壓降，并增加緩沖層以提高器件的抗二次擊穿能力；通過對泄流電阻的設計，減少溫度變化對器件放大倍數的影響；在工藝過程控制方面，增加表面鈍化工藝提高器件的可靠性，采用背面金屬微合金工藝、真空燒結工藝減少器件的熱阻[4]。

3.1 器件結構設計

3.1.1 橫向參數設計

在改進設計中，為保證器件集電極電流ICM正常，同時減少發射極電流集邊效應，要對低頻功率晶體管的發射區周長LE進行設計。在版圖設計上采用梳狀發射極的結構，以此增加發射極周長，兼有均流的作用。設計版圖如圖1所示。

圖1 產品芯片改進設計版圖

發射極面積由設計指標所要求的最大集電極電流ICM和實際允許的最大集電極電流密度決定。ICM的定義通常是指隨著集電極電流增加，放大倍數降低到峰值1/2或1/3時對應的集電極電流值。實際的最大電流密度不僅與發射極周長有關，也與發射極面積有關。材料的電阻率不同，晶體管的最大線電流密度和面電流密度也有所不同[5]。

晶體管發射區的面積由面電流密度JCR和最大集電極電流ICM來確定；發射極周長則由線電流密度JCM和最大集電極電流ICM確定。根據實際產生經驗，此處應取JCM=0.4A/cm，JCR=50A/cm2。

經計算，發射極面積為AE=0.05cm2，實際設計選取0.05cm2；發射極周長為LE=6.25cm，實際設計選取6.8cm。

考慮到電流集邊效應與均流措施，如下式：

式中，WB為基區寬度；β為放大倍數，ρB為基區電阻率。計算得到發射極有效半寬度Seff=75μm。

3.1.2 縱向參數設計

器件結構的縱向結構如圖2所示。高反壓器件在最大耗盡層厚度不限制的情況下，高阻層厚度比較厚。然而高阻層太厚對大電流特性及飽和壓降都是不利的。為了兼顧工藝水平、耐壓能力、大電流特性及飽和壓降等多方面的要求，采用穿通型擊穿設計，即取較小的高阻層厚度，以改善電流特性、關斷速度及飽和壓降等參數[6]。高阻層厚度由CB結擊穿的最大空間電荷區決定，即：

圖2 芯片縱向結構圖

將ρC=30Ω·cm、V(BR)CBO=1320代入式(2)，可計算得出Xm(CB)=101μm。

因為產品的集電結擊穿電壓V(BR)CBO＞450V，取集電極穿通擊穿電壓V(BR)CBO穿通=600V，穿通擊穿電壓與雪崩擊穿電壓關系如下：

將V(BR)CBO=1320V、Xm(CB)=101μm代入式(3)，計算得到:WC1=30μm。

從改善雪崩注入二次擊穿的角度考慮，要求集電區厚度WC≥V(BR)CEO/Em，Em為最大電場強度。選擇WC為50μm的集電區外延層厚度，同時采用雙層外延工藝來提高器件的反向二次擊穿耐量。集電結XjC為20μm。考慮到工藝過程中襯底的反擴散，外延層厚度為WC、XjC和反擴距離相加，約75～80μm。

基區寬度WB是一個極其重要的幾何參數，它的大小直接影響到最高擊穿電壓V(BR)CBO、V(BR)CEO、電流放大系數β等電參數，同時也影響雙極型大功率器件的二次擊穿耐量。為了提高抗二次擊穿耐量、提高熱穩定性、增加基區結深即增加基區寬度，采取的方法是減小基區的自偏壓效應，避免電流過于集中，從而改善熱穩定性[7]。在改進設計中，基區寬度選取10μm。

3.1.3 泄流電阻設計

FHD1071型達林頓晶體管由兩個三極管、一個保護二極管與泄流電阻組成，結構示意圖如圖3所示。其中，ICEO是三極管本身固有的穿透電流，只取決于少數載流子的濃度和溫度，其值隨著溫度的升高而增大。前級三極管的穿透電流被后級三極管進一步放大后，會導致達林頓管熱穩定性變差，電阻R1和R2提供了穿透電流的釋放回路，使穿透電流通過電阻釋放到外面，而不會被后級三極管進一步放大，從而提高器件的溫度穩定性。

圖3 FHD1071型達林頓晶體管原理圖

泄流電阻R1、R2的阻值由四個因素確定：熱穩定性、輸出特性曲線線性要求、雙結的擊穿電壓與開關速度。對于高壓大功率達林頓器件，熱穩定性和線性是主要因素，R1、R2越小達林頓管的熱穩定性越好。但由于R1、R2的分流作用，使得小電流放大倍數下降嚴重，輸出特性曲線線性會變差[8]。一般情況下，R1比較大時有利于提高放大系數線性，R2比較小有利于提高器件的熱穩定性。

達林頓晶體管的放大倍數隨溫度升高而變大是由兩個因素導致的：一是雙極型器件固有的電流放大系數的正溫度系數特性；二是泄流電阻阻值的正溫度系數。由于泄流電阻阻值隨溫度升高而變大，這就使得其對基極電流的分流作用隨溫度升高而減弱，導致前級三極管的注入電流增加，使達林頓晶體管總體放大倍數增加。

半導體擴散電阻隨溫度的變化率與擴散方塊電阻（R□）大小有關，方塊電阻值比較小時，溫度變化率也較小。硼擴散情況下，方塊電阻對應溫度系數變化規律如表1所示。

綜上可知，采用硼擴散薄層電阻值較小的擴散電阻設計對器件穩定性有改善作用，但R□不能設計得太小，它會影響器件的開啟速度，又影響器件放大倍數的調整。改進設計中，選用R□=90～100Ω/□；基區的表面濃度為8×1017～1×1018cm-3，使得在150℃時的電阻值只增加20%，對放大倍數的影響減到最輕。R1的取值為1.5～2 kΩ，采用發射區下方夾層電阻和基區電阻并聯的方式，使溫度對電阻的影響變小；對R2的取值為150～200Ω，為發射區下的基區橫向電阻。電阻分布具體結構示意圖如圖4。

圖4 電阻分布示意圖

3.2 器件工藝設計

3.2.1 摻氯氧化與表面氮化硅低溫淀積

產品在制作工藝中，在基區氧化和基區硼再擴散的氧化過程采用摻氯氧化，具體工藝過程為：

當爐溫升到1050～1100℃時，將攜帶三氯乙烯、流量為100 mL/min的氧氣通入爐管中，反應時間30～40min。在高溫下氯離子與鈉離子反應生成氣態氯化鈉，隨保護氣體被帶出爐管，可有效減少二氧化硅薄膜中鈉離子沾污，提高氧化層質量，減少器件表面漏電，從而減小ICBO和ICEO。

在芯片的表面采用PECVD氮化硅工藝。這一步屬于制成芯片的最后一道工藝，除了壓焊區以外的有源區均被氮化硅膜覆蓋。氮化硅膜介質特性優于二氧化硅膜，對可動離子阻擋能力強，化學穩定性好，通常不需要太厚就可起到表面鈍化的作用。本產品選用膜厚為200 nm的氮化硅，作為最后的保護膜，可有效減少表面沾污對器件的影響，也可防止意外的損傷，提高器件的可靠性，也包括器件的高溫穩定性。

3.2.2 管芯背金工藝改進

芯片背面經過氣體噴砂或背面減薄工藝處理后，需要進行背面電極集電極的制作。管芯背面金屬電極采用多層金屬（鈦、鎳、銀三層）的結構。為了提高背面金屬的焊接強度，在蒸發工藝過程結束后采用升高蒸發臺的腔體溫度至300℃的方法，實現鈦層金屬與硅的微合金化，從而提高牢固性，減小接觸熱阻[9]。

另外，增加銀層的厚度至1.5μm，以提高芯片與管座的粘潤質量，增加焊接的強度。采用真空燒結工藝，減少空洞的產生。實際測試表明，空洞率可控制在5%以內，芯片表面實際外觀如圖5所示。

圖5 X射線下的空洞照片

4 測試結果

結合產品橫/縱向參數、熱穩定及可靠性的設計改進，采用不同的基區方阻，分R□=90～100Ω/□和190～200Ω/□兩個條件投產了兩個批次，每批次10片，共計20片，具體工藝過程如下：

硅材料一次氧化→箝位二極管光刻→硼擴散→基區光刻→基區擴散→發射區擴散→電極孔光刻→正面蒸鋁→鋁反刻→合金→PECVD氮化硅→壓焊點光刻→刻蝕→背面處理→背面金屬化→劃片→測試→焊接→鍵合→封帽→測試→篩選→入庫。

在封裝工藝中，采用TO-257封裝形式，對其中的20只樣品進行產品一致性檢驗。分別取3只進行了高低溫和熱阻測試，測試結果詳見表2～表4。

表2 漏電流I CEO測試結果單位/μA

表3 放大倍數測試結果

表4 熱阻值測試結果單位/(℃·W-1)

從測試數據來看，各參數合格，熱阻值能夠達到改進設計的目標。通過合理的設計與工藝調整，改善了達林頓晶體管的熱穩定性及產品的可靠性。

5 結束語

根據產品主要電參數的要求，在滿足基本電參數的同時，重點優化了產品工作的熱穩定性。通過合理的器件的橫/縱向設計，在常規擊穿電壓中引入穿通型電壓設計，采用合適的基區表面濃度和基區寬度，保證了器件的飽和壓降。通過電阻合理的設計，減小放大倍數受到的影響，得到了較小的高低溫變化率，增加了器件的工作穩定性。通過芯片表面的鈍化工藝和摻氯氧化，有助于減小表面漏電，提高器件的可靠性。通過合適的金屬化、燒結工藝和封裝形式，減小了熱阻，提高了產品的熱穩定性。