氮鈍化對SiC MOS電容柵介質可靠性的影響

白志強，張藝蒙，2，湯曉燕，宋慶文，2，張玉明，戴小平，高秀秀，齊 放

(1.西安電子科技大學 微電子學院，陜西 西安 710071；2.西安電子科技大學 蕪湖研究院，安徽 蕪湖 241000；3.湖南國芯半導體科技有限公司，湖南 株洲 412000)

由于碳化硅(Silicon Carbide，SiC)功率金屬氧化物半導體場效應晶體管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)具有柵極驅動電路簡單、開關速度快、功率密度高等優勢，其在各種電力電子系統有著廣泛的應用前景[1-4]。然而，SiC金屬氧化物半導體(Metal Oxide Semiconductor，MOS)結構中存在多種類型的陷阱種，使其氧化層(SiO2)質量較低，這嚴重阻礙了SiC功率MOSFET器件商業化應用水平的提升。目前業界主流的柵氧鈍化方法是在熱氧化后采用一氧化氮(Nitric Oxide，NO)退火工藝[5-6]，該方法可以降低界面態密度，從而提高MOS結構器件的界面質量[7-8]。然而，有研究表明氮退火工藝會增加4H-SiC/SiO2界面處的空穴陷阱[9-11]，這可能會對器件負向的閾值穩定性帶來嚴重的影響。因此，需要對NO退火引入的空穴陷阱進行有效評估。若采用n型4H-SiC MOS電容器，需要額外的輻照條件才能產生足夠的空穴，難以實現對空穴陷阱的有效表征[12]。文獻[13]利用p型MOS電容發現增加氮鈍化時間會增大近界面空穴陷阱的含量，但缺少氮鈍化對平帶電壓漂移和柵介質可靠性方面的研究。筆者開展平行電導峰測試和雙向電容-電壓(Capacitance-Voltage，C-V)測試，對比研究了不同NO鈍化時間對n型和p型電容的電學特性影響。通過室溫和高溫電壓應力測試研究NO退火時長對平帶電壓漂移的影響，從而反映出對閾值穩定性的影響。通過柵漏電測試研究了NO退火時長對器件柵介質可靠性的影響。

1 實驗方案

實驗對比研究了不同NO退火工藝對4H-SiC/SiO2界面附近電子陷阱和空穴陷阱的影響。采用n型MOS電容表征電子陷阱，因為其在表面積累狀態時，費米能級接近導帶底，此時費米能級的位置與N溝MOSFET的反型狀態相對應。通過n型MOS電容電子陷阱的表征能反映出其對N溝MOSFET遷移率、平帶電壓、閾值電壓以及閾值電壓正向漂移的影響。而p型MOS電容可以彌補n型MOS電容無法表征空穴陷阱的缺陷，通過p型MOS電容的表征能反映出空穴陷阱對N溝MOSFET平帶電壓和閾值電壓以及閾值電壓負向漂移的影響。由于p型MOS電容表面積累時費米能級接近價帶頂，其C-V曲線不能反映出對N溝器件遷移率的影響。筆者采用氮和鋁摻雜的SiC同質外延片分別制備了n型和p型MOS電容樣品。n型和p型MOS電容的外延層摻雜濃度均為4×1016cm-3，厚度均為5 μm。實驗樣品分為3組，所有樣品在1 250℃[13]條件下同時進行干氧氧化50 m，氧化后在1 250 ℃條件下進行不同時長的NO退火和氮氣(Nitrogen，N2)退火工藝。詳細參數如表1所示。

表1 不同樣品的NO退火工藝

為了使所用樣品具備可表征的界面特性，同時考慮到不同退火條件的樣品之間的區分度，NO退火時間控制在30到90 m之間，以30 m為間隔。N2退火工藝的設置是為了使所用樣品具有相同的熱處理時間，其惰性氣體特征對界面特性的影響可以忽略。最終生成的柵氧化薄膜厚度約為30 nm，所用電容樣品的電極面積均為9×10-4cm-2。

首先，對n型MOS電容樣品開展平行電導峰測試，表征其界面質量。然后對不同NO鈍化時間的n型和p型電容樣品進行C-V回滯測試，評估不同樣品的近界面陷阱。測試中采用的頻率為1 MHz，電壓從電容的耗盡態掃描到積累狀態，再回掃到耗盡態。利用電壓應力測試(Time Dependent Bias Stress，TDBS)，分別表征了室溫(300 K)和高溫(450 K)應力后MOS電容樣品的平帶電壓漂移，比較不同NO退火時長樣品的氧化層中電子陷阱和空穴陷阱的量。TDBS測試中n型電容的所施加的電壓應力為+5 MV/cm，應力時長為1 h；p型電容的所施加的電壓應力為-5 MV/cm，應力時長為1 h。對施加電壓應力后的樣品進行了C-V特性測試，比較應力前后的平帶電壓漂移。此外，通過電流-電壓(Current-Voltage，I-V)特性測試對比了不同NO退火樣品的柵漏電，評估其柵介質可靠性。文中電容樣品的電學特性均是通過Keysight B1505A半導體分析儀測試得到的。

2 結果與討論

圖1為不同NO退火時長的n型MOS電容樣品的平行電導峰測試結果。隨著NO退火時間的增加，n型MOS電容樣品的電導峰值明顯減小，表明NO鈍化工藝可以有效降低4H-SiC MOS結構器件的界面陷阱密度，從而提升N溝MOSFET的溝道遷移率，降低導通電阻。同時注意到隨退火時間的增加，電導峰的降低會逐漸趨于飽和。

圖1 不同NO退火時長的n型MOS電容樣品的平行G-V特性曲線

不同NO退火時長的n型和p型MOS電容樣品初測的回滯C-V曲線測試結果如圖2所示。

(a) n型

NO退火90 m的樣品在初測C-V曲線中部存在一處非常明顯的臺階，臺階出現的位置對應于4H-SiC價帶頂以上0.5～0.6 eV左右，這說明在p型MOS電容中出現了某種深能級陷阱[13]。高頻C-V測試過程中，在直流電壓信號的作用下費米能級移動到深能級陷阱附近時，深能級陷阱會隨著交流小信號捕獲和釋放電荷，形成一個與深能級陷阱有關的附加電容。正是這個附加電容導致了MOS電容曲線的畸變。

通過n型和p型MOS電容初測的回滯曲線，代入式(1)可以分別求得近界面電子和空穴陷阱的有效面密度(DNITs)：

(1)

其中，Cup和Cdown分別為電壓從耗盡掃到積累和電壓從積累掃到耗盡的電容；S為MOS電容的電極面積。

圖3展示了由不同樣品的近界面陷阱密度。可以看出，在n型MOS樣品中隨著NO退火時間從30 m增加到90 m，近界面電子陷阱密度從6.7×1010cm-2減小到4.3×1010cm-2。而p型MOS樣品中近界面陷阱密度隨著NO退火時間的增加而增加，退火時間90 m的情況增加尤為明顯，高達4.9×1011cm-2。空穴陷阱的增加會對遷移率和導通電阻帶來負面影響，同時造成閾值電壓的負向移動，嚴重時會導致器件常開。

圖3 不同NO退火時長的n型和p型MOS電容的近界面陷阱密度

圖4為n型和p型MOS樣品在初始測試，室溫電壓應力和高溫電壓應力后測試得到的典型C-V特性曲線。圖中虛線為理想C-V曲線。

(a) n型

提取得到不同樣品初始的平帶電壓[14]相對于理想平帶電壓的漂移如表2所示。

表2 不同樣品的平帶電壓相對于理想平帶電壓的漂移

相對于理想平帶電壓，不同NO鈍化時長的NMOS樣品測試的平帶電壓均往正向移動。而隨NO鈍化時間的增加，平帶電壓的正向漂移量從1.2 V減小到0.9 V，表明樣品柵氧化層中顯負電性的有效固定電荷密度在減小。而相對于理想平帶，PMOS樣品測試的平帶電壓均往負向移動。隨NO鈍化時間的增加，平帶電壓的負向漂移量從4.8 V增加到5.0 V，表明樣品柵氧化層中顯正電性的有效固定電荷密度在增加。

根據圖4所示的室溫和高溫下電壓應力后測試的C-V曲線，得到不同樣品在應力后的平帶電壓相對于理想平帶電壓的漂移量如圖5所示。可以看出，無論室溫電壓應力測試還是高溫電壓應力測試，在正向應力后NMOS的平帶電壓正向漂移；負向應力后PMOS的平帶電壓負向漂移。并且PMOS平帶電壓的負向漂移明顯高于NMOS平帶電壓的正向漂移，在相同時間室溫電壓應力后，隨NO退火時間從30 m增加到90 m，NMOS電容的平帶電壓正向漂移量從1.3 V減小到1.0 V；而PMOS電容的平帶電壓負向漂移量從5.1 V增加到6.0 V，表明氮鈍化時間的增加會減少氧化層中的電子陷阱，但會引入額外的空穴陷阱。對器件長期工作的可靠性影響是改善了閾值電壓的正向穩定性，但會惡化閾值電壓的負向穩定性。此外，高溫電壓應力后平帶的漂移趨勢與室溫情況相同，漂移量明顯大于室溫電壓應力后的漂移量。這是因為高溫會激活更深層的氧化層陷阱，從而在電應力作用下俘獲電荷而引起更嚴重的平帶漂移。

圖5 不同NO退火時長的MOS電容在相同時間的室溫和高溫電壓應力后的平帶電壓與理想平帶電壓的漂移量比較

對不同NO退火樣品在黑暗環境中進行I-V特性測試。利用式(2)將I-V曲線轉化成電流密度-電場(Current Density-Electric Field，J-E)關系曲線，如圖6所示。

(a) n型

(2)

其中，E為電場強度，V為測試電壓，Vfb為樣品的平帶電壓，tox為氧化層厚度。

對于n型MOS電容來說，對應于N溝MOSFET器件工作時的開態。NO退火時間從30 m增加到60 m并未對樣品柵漏電特性產生明顯影響。NO退火時間從60 m增加到90 m后，福勒-諾德海姆(Fowler-Nordheim，F-N)隧穿點從7.2 MV/cm提前到6.5 MV/cm，漏電流也更早達到擊穿定義的漏電流值(1×10-6A/cm2)，這個擊穿電流值用于表示器件定義的安全工作值而非柵介質的永久性擊穿[15]。由此可見，過度的氮鈍化會減小器件正常工作的正向柵偏置范圍。對于p型MOS電容來說，對應于N溝MOSFET器件工作時的關態。NO退火時間從60 m增加到90 m后，F-N隧穿點從-6.1 MV/cm移動到-6.9 MV/cm，在相同的電場強度下，漏電流有明顯的下降。這表明氮鈍化能擴大器件關態時的負向柵偏置范圍。NO退火工藝對n型和p型MOS電容柵漏電特性產生的不同影響可以從它們的能帶結構中得到解釋。n型MOS電容的情況如圖7(a)所示。在正柵極偏置作用下，半導體表面電子積累，能帶向下彎曲。同時被界面陷阱俘獲的電子重新發射至導帶底(過程A)。90 m退火樣品界面處有更少的電子陷阱，過程A明顯減少，相同的柵極偏置下能帶會下彎得更嚴重，施加在柵氧化層上的壓降更多，導致F-N隧穿點提前。p型MOS電容的情況如圖7(b)所示。在負柵極偏置作用下，半導體表面空穴積累，能帶向上彎曲。同時被界面陷阱俘獲的空穴重新發射至價帶頂(過程B)。90 m退火樣品界面處有更多的空穴陷阱，過程B明顯增加，相同的柵極偏置下能帶下彎得并不嚴重，施加在柵氧化層上的壓降減少，導致F-N隧穿點滯后。注意到在測試的初始階段，p型MOS電容樣品的I-V曲線中存在一段凸起。這種凸起與電壓應力下空穴對界面附近陷阱的填充有關[16]。

(a) n型 (b) p型

3 結束語

筆者分別制備了n型和p型4H-SiC MOS電容以研究不同NO退火時長對SiC MOS結構器件柵介質可靠性的影響。n型MOS電容樣品的平行電導峰測試結構表明增加NO退火時間能夠有效降低SiO2/SiC界面陷阱密度；隨著退火時間的增加這一改善會趨于飽和。通過回滯C-V測試發現，隨著NO退火時間的增加，n型MOS樣品的近界面電子陷阱在減小；而p型MOS樣品的近界面空穴陷阱在增加，NO退火時間為90 m的情況下增加尤為明顯。室溫和高溫電壓應力測試結果顯示正向應力下n型MOS電容平帶電壓正向漂移，負向應力下p型MOS電容平帶電壓負向漂移；且負向漂移量明顯大于正向漂移量，高溫情況下的漂移量大于室溫情況。更重要的是，隨著NO退火時間的增加，正向漂移減少的同時負向漂移在明顯增加。這表明NO退火能提升器件長期工作中閾值電壓的正向穩定性，但會更明顯地惡化閾值電壓的負向穩定性。在I-V特性測試中，增加NO退火時長會惡化NMOS樣品的柵漏電特性，而PMOS樣品的柵漏電特性則會得到改善。這會減少器件正常工作時的正向柵偏置范圍，擴大器件關態時的負向柵偏置范圍。因此，綜合考慮不同NO退火時長對n型和p型MOS電容的影響，氮退火時間的選擇需要從溝道遷移率、閾值電壓正向漂移的改善與閾值電壓負向漂移的惡化兩方面進行折中，同時還需考慮其對器件正向和負向柵偏置范圍的影響。文中的實驗結果為工藝參數的選擇提供了有益的參考。