基于FPGA 的低噪聲高保真數字水聽器設計*

龔泯宇郭世旭*田皓文張建淵

(1.中國計量大學計量測試工程學院，浙江 杭州 310018；2.中國電子科技集團公司第五十二研究所，浙江 杭州 311100)

聲波是迄今為止傳播水下信息的唯一有效載體[1]。 接收聲波信號的傳感器稱為水聽器，它能將水聲信號轉換為便于處理的電信號，對研究水下的復雜環境、進行水下通訊導航、測量水下目標輻射噪聲等方面具有重要作用[2]。

傳統水聽器為模擬水聽器，這種水聽器存在輸出信號弱、抗干擾能力差、搭建測量系統繁瑣等問題[3-4]。 解決這些問題的方法是設計一款數字水聽器，它將模擬水聽器與采集、傳輸和存儲模塊集成于一體，利用模數轉換器將模擬量轉化為數字量后在線纜上傳輸，這種集成化的設計極大地縮短了模擬信號的傳輸路徑，降低了水聽器的帶內噪聲，提高了抗干擾能力，且輸出的數字量具有易處理和存儲的優點。 然而隨著減振降噪技術發展，水下目標輻射噪聲水平迅速下降，為了實現對微弱聲信號的監測，人們對數字水聽器自噪聲性能提出了更高的要求。

除了關注水聽器的噪聲性能外，靈敏度也是其重要的性能參數。 作為數字聽器的前端——模擬水聽器，由于受材料、制造工藝等因素的影響，其不同頻點上的靈敏度至少有±2 dB 的起伏[5]。 當水聽器接收的信號為寬帶信號時，這種起伏使得測量信號幅值受到影響，而目前少有學者提出對靈敏度進行修正的方法。

本文以水下微弱聲信號檢測為應用背景，并針對目前水聽器存在通帶內靈敏度起伏較大的問題，設計了一款新型的集水聲數據采集、傳輸、存儲為一體的智能化儀器。 通過對關鍵器件的選型、PCB 合理的布局布線以及電磁兼容性設計實現了系統的低噪聲、高采樣精度和高動態范圍。 以低功耗的FPGA 作為邏輯控制芯片實現了水聲信號的采集、傳輸和存儲之間時序控制，并借助FPGA 器件并行處理的優勢和專用的硬件資源，運用數字均衡算法實現了水聽器通帶內靈敏度的修正。 根據千兆以太網的傳輸帶寬，通過規劃采集數據流動路徑以及上行IP 報文的設計，實現了采集數據的實時高速上傳。

1 系統硬件設計

1.1 總體架構設計

圖1 所示，數字水聽器由模擬水聽器、FPGA 核心板、采集模塊、大容量數據存儲模塊、以太網傳輸模塊，以及低噪聲電源系統組成。 本次設計中，水聽器采用壓電陶瓷材料，由于其輸出阻抗高且輸出信號微弱，因此常常需要配以前置放大器對其進行阻抗匹配與信號的初步放大。 初步放大后的信號再通過程控放大電路進行二次放大，該電路的放大倍數可由FPGA 控制，依據輸入信號的幅值動態調整其增益，然后輸送給模數轉換器(ADC)。 本次設計中，多通道ADC 只連接一路，剩下的通道可作為拓展備用，可連接溫度與壓力傳感器。 FPGA 作為整個系統邏輯控制的核心，其具有豐富I/O 資源和并行處理的優勢，易于實現采集和存儲模塊的拓展與調控[6]，其主要任務包括:程控放大器的增益的控制、ADC 寄存器配置和轉換數據的讀取，并通過GMII 控制千兆以太網芯片88E1111 實現對用戶指令的響應以完成采集數據的實時上傳和離線存儲。

圖1 數字水聽器總體結構圖

1.2 采集模塊設計

采集模塊的硬件結構如圖2 所示，主要由前置放大器、程控放大器、單端轉差分電路、模數轉換器構成。

圖2 采集模塊硬件結構

根據弗里斯公式，前置放大器的噪聲性能在降低電路總體噪聲性能中占重要地位，因此需要重點考慮[7-8]。 表1 列舉的前3 種為現有數字水聽器的前置放大器型號[9-13]，而本設計中選用ADA4625 作為前置放大器，其噪聲性能上遠優于其他前置放大器方案，且超高的輸入阻抗，足以與水聽器的高輸出阻抗進行匹配。

表1 常用低噪聲前置放大器

水聲信號經過信號調理后傳輸給模數轉換器。模數轉換器在整個數據采集系統中占著相對重要的地位。 在選取ADC 芯片時，主要關注的性能參數有:采樣率、ADC 架構、動態范圍、分辨率與功耗等。表2 列舉了5 種ADC 性能指標，其中前4 種為現有數字水聽器系統中采用的ADC 芯片[9-13]。 由表2可知，數字水聽器系統中常用的ADC 可分為SAR型和∑-Δ 型，而∑-Δ 型ADC 相比于SAR 型ADC擁有更高的精度和更好的線性特性，因此針對水聲信號這類微弱信號，采用24 bit 的∑-Δ 型ADC 可實現更精確地采樣。

表2 常用數字水聽器ADC 性能對比

對于數字水聽器而言，其帶寬由ADC 最高采樣率決定。 本系統中預采集的水聲信號最高頻率為50 kHz，根據Nyquist 采樣定理，ADC 采樣率至少為最高頻率的兩倍，即100 kHz。 此外，考慮到數字水聽器系統功耗問題，選取功耗較小的ADC 使系統能長時間運行。 綜上分析，最終選取了ADI 公司的AD7768 四通道低功耗模數轉換芯片。

AD7768 中各通道都有一個∑-Δ 調制器，調制器對模擬輸入進行過采樣，這種過采樣方法將噪聲擴展到很寬的頻帶上，然后利用調制器對噪聲頻譜進行整形，將大部分噪聲能量移出到目標頻帶外，最后通過內部的數字濾波器濾除大部分的帶外噪聲，從而實現了低噪聲數據采集。

1.3 大容量數據存儲模塊電路設計

數字水聽器除了通過千兆網協議將實時數據上傳至上位機外，針對長時間無人監守的水聲測量，設計了圖3 所示的大容量存儲模塊以實現對ADC 轉換后的數字信息進行存儲，其主要由STM32 最小系統、電壓轉換電路、RTC 電路和TF 卡組成。 為了占用較少的FPGA 的I/O 資源，同時保證數據的高速傳輸，因此FPGA 與存儲模塊之間的通信采用SPI協議，并通過該協議實現了對存儲模塊的校時和數據寫入。 本次設計的數字水聽器系統的最高采樣率為256 kSPS，即每秒采樣256 000 個數據點，單通道每秒產生的數據點大小為0.98 MB，經測試存儲模塊的存儲速率為1.47 MB/s，滿足數字水聽器進行數據實時存儲的需求。

圖3 大容量存儲模塊硬件結構

2 系統軟件設計

整個系統的軟件流程如圖4 所示，系統上電復位后，FPGA 開始對以太網總線上的信息進行連續判斷。 當識別出上位機發送全局使能和ADC 使能指令后，系統開始采集信號，經過數字均衡處理后緩存到FIFO0 中，待緩存到達設定閾值后傳輸至上位機完成數據解析。 當上位機未發送全局使能和ADC 使能命令時，以太網則一直處于監聽狀態。 若系統處于數據采集狀態并收到上位機的指令時，則系統響應該指令。

圖4 系統程序流程框圖

2.1 PGA 控制模塊

FPGA 與PGA4311 之間通過SPI 協議進行數據交互，當需要改變任意通道的增益時，將式(1)計算出的N值寫入PGA 配置指令中發送給FPGA 即可實現增益的改變。

式中:N為PGA 增益寄存器的8 位二進制編碼對應的十進制數，其范圍為1～255。

2.2 ADC 控制模塊

系統上電后，ADC 控制模塊等待全局使能指令。 當全局使能后，進行AD7768 的默認寄存器初始化設置。 完成初始化設置后等待上位機的使能ADC 采集指令。 若ADC 采集過程中指令校驗模塊識別到修改寄存器指令時，則中斷采集，待寄存器設置完成后ADC 繼續采集。

根據AD7768 的數據手冊，設計了圖5 所示FPGA 讀取ADC 轉換數據有限狀態機。 wait＿drdy＿h態為等待高電平，wait＿drdy＿l 態為等待低電平，r＿data 態為讀數據。 ADC 數據轉換完成后管腳會輸出一個維持28 ns 的高電平，此時狀態機的現態由wait＿drdy＿h 變為wait＿drdy＿l，當引腳拉低后，這時現態由wait＿drdy＿l 變為r＿data，FPGA 開始接收DOUTx 管腳的數據，直到FPGA 接收到各通道32 bit 輸出后，狀態跳回至wait＿drdy＿h，等待下一次ADC 數據轉換完成。

圖5 FPGA 讀取ADC 轉換數據狀態轉移圖

2.3 數字均衡算法的實現

靈敏度是水聽器最重要的指標之一，影響水聽器輸出信號的幅值。 模擬水聽器由于材料和制作工藝的原因，導致工作頻帶內不同頻率的靈敏度是不相同的，使得測量信號幅值受到影響。 為了盡可能還原真實的信號，需要通過一定的算法修正靈敏度。在音頻領域中，為解決聲信號通過音頻設備傳輸后出現失真問題，常常利用數字均衡器修正不同頻段上音頻設備產生的失真，以此達到聲音的高保真還原[14-15]。 音頻領域與水聲領域較為相似，前者為空氣聲，后者為水聲，都是通過聲傳感器接收聲信號，在輸出端完成波形還原。 因此預計數字均衡算法也能較好的運用于水聽器靈敏度修正。

數字均衡器是利用數字濾波器對每一個頻段進行濾波并對幅頻響應修正。 常用的數字濾波器都會帶來相移的問題，從而使信號中各頻率分量的相位關系發生改變。 本系統使用的數字濾波器是零相位濾波器，其能很好的克服相位延遲問題。

零相位濾波器的原理是首先對輸入信號按順序濾波，接著把濾波后的序列翻轉后再次通過濾波器，將得到的結果逆轉后輸出，輸出信號能消除系統帶來的相位延時[16-17]。 公式推導如下:

式中:si(n)表示輸入信號，h(n)為所用數字濾波器的沖擊響應，s1(n)表示輸入信號經過濾波器后的輸出結果，s2(n)表示為將通過濾波器后的輸出序列翻轉，s3(n)表示將翻轉后的序列再次通過濾波器，s(n)表示將最后的結果再次翻轉后輸出。 式(2)～式(5)是在時域條件下推算的，較難發現相位的修正，需對其進行頻域分析，在頻域條件下能較好的觀察修正結果。

式中:Sn(ejω)、Si(ejω)和H(ejω)為式(6)～式(9)在頻域下的參量，將式(9)用模—相位表示可較為顯著地發現相位延時被消除，只剩下濾波器的幅值影響，公式如式(10)。

由此可得零相位濾波器的傳遞函數頻域表示如下，

相應地，由式(11)可知零相位濾波器的單位脈沖相應序列為，

式中:h(-n)為h(n)的時間翻轉序列。

工程中，實現h(n)的數字濾波器有FIR 濾波器和IIR 濾波器兩種[17]。 FIR 濾波器的優勢是設計任何幅頻特性時，可實現線性相位。 而IIR 濾波器的相頻特性為非線性，但由前述零相位濾波原理可知，零相位濾波器理論上可以完全克服IIR 濾波器的相移問題。 另外，IIR 具有優良的選頻特性，其幅值精度高于FIR 濾波器，且在相同的設計指標下，IIR 濾波器的階數遠低于FIR 濾波器[18]。 表3 所示為數字均衡器設計中同一個零相位帶通濾波器分別采用FIR 和IIR 濾波器進行設計時其濾波器階數對比，可知在相同設計指標下，IIR 濾波器的階數均低于FIR 濾波器，因而占用資源少，運算效率高。 鑒于IIR 優良幅頻特性和零相位濾波器零相移特性，并綜合硬件資源考慮，故選用IIR 濾波器中的橢圓模型實現零相位濾波器。

表3 利用FIR 與IIR 設計零相位濾波器對比

常見IIR 濾波器系統結構的實現有3 種方式，包括直接型、級聯型和并聯型[19]。 實際應用中，利用FPGA 實現IIR 濾波器時由于需要考慮有限字長效應，而直接型和級聯型結構對有限字長效應敏感，易導致濾波器出現不穩定現象，故并聯型結構被廣泛應用。 并聯型結構不僅運算速度快，且二階子系統的零極點誤差互不影響，同時對濾波器系數的量化誤差敏感度較低。 基于三種結構的對比，本設計選擇并聯結構實現IIR 濾波器。

數字均衡器算法的編寫是建立在零相位濾波器的基礎上，將全頻帶信號通過帶通濾波器分成不同通帶寬度的頻段。 若一正弦波輸入數字均衡器，其會進入對應頻段的濾波器通道，幅值也會相應修正。但水聲信號一般寬帶信號，且進行數字水聽器靈敏度修正時，也是對多個頻點的靈敏度值進行修正。因此，數字均衡器需要由多個零相位濾波器組成，對于修正幅值需在實際測量中進行修改以達到目標性能[20-21]。

由于數字均衡算法的運算量大，為保證水聲信號能夠實時上傳，采用圖6 所示的流水線方法在FPGA 中實現。

圖6 FPGA 實現數字均衡算法示意圖

系統開始采集后，由于ADC 的數據流是連續不斷的，而數字均衡處理的速度慢于ADC 數據輸出的速度，因此在ADC 數據流與數字均衡處理單元間加了一級乒乓FIFO 單元，實現了數據的無縫緩沖與處理。 基于FPGA 并行處理的優勢以及專用的硬件資源如乘法器，易于實現多個并行的零相位濾波器對輸入信號的處理，通過對各濾波器輸出信號進行補償實現水聽器輸出電壓幅值的修正，其中濾波器的濾波系數由MATLAB 濾波器工具箱FDATOOL 求得。 上述算法的程序流程圖如圖7 所示。

圖7 數字均衡算法程序流程圖

3 性能測試

3.1 系統采集精度測試

利用信號發生器產生頻率為1 kHz、峰峰值為200 mV 的正弦波，數字水聽器的采樣率設置為128 kSPS，PGA 放大倍數依次設置為- 30 dB、-20 dB、-10 dB、0 dB、10 dB、20 dB、30 dB，對該正弦信號進行采樣，表4 所示為采集測試結果。

表4 采集與放大功能測試

由表4 可知，實際輸出波形的幅值與理論輸出相比誤差小于1%，說明在保證不超過系統量程的范圍內，數字水聽器能較好地還原輸入信號的實際情況。

3.2 系統自噪聲測試

本底電噪聲是評價數字水聽器性能的重要指標，因此需對其進行測試。 首先，將數字水聽器的輸入端短接至地，PGA 增益依次設置為-30 dB、0 dB、30 dB，ADC 設置為不同的工作模式，然后進行連續的采集，得到表5 所示系統在不同工作模式、不同采樣率和增益下的噪聲均方根值。 由表5 可知，同一放大倍數下，生態模式噪聲最小，快速模式噪聲最大。 同一工作模式下，增益為30 dB 時噪聲值最小，而增益為-30 dB 時噪聲最大。

表5 不同模式下噪聲測試結果

在水聲領域，常用動態范圍表征系統可測到的最大值和最小值范圍，本文設計的數字水聽器可測信號范圍為±4.096 V，當增益為30 dB，系統采樣率為128 kSPS 時，由式(11)可得其動態范圍可達118 dB。

表6 所示為本文系統與同類系統的性能對比，由表可知本系統的測量帶寬、動態范圍方面優于其他系統，且相比于目前NI 公司的商用聲學采集設備(USB-4431)具有成本低的特點。

表6 本系統與同類數字水聽器性能對比

圖8 所示為數字水聽器噪聲性測試系統，主要由抽氣泵、真空球、減震墊、數字水聽器和頻譜分析儀構成，其中真空球可以減少空氣中噪聲的干擾，減震墊能降低地面帶來的震動。 通過該裝置，可實現對數字水聽器帶內噪聲的準確測量。

圖8 數字水聽器噪聲測試系統

對于水聽器而言，其噪聲性能通常需要與海洋環境噪聲相比，只有測得水聽器的等效噪聲譜級優于海洋環境噪聲譜級，才能用于水下實驗，因此必須對水聽器的噪聲譜進行分析。 在幾百赫茲至幾十赫茲頻帶內，風關噪聲是噪聲譜主要的噪聲源，其中最著名的是Knudson 譜[22]，它是以海況或風力作為參數繪制的海洋環境噪聲譜。 水聽器的等效噪聲聲壓可通過式(12)計算，

式中:LU為帶寬內由頻譜分析儀測得的噪聲電壓，Meff為該頻率處測得的水聽器靈敏度。 由于系統在生態模式下工作頻段受限，而快速模式下噪聲偏大，因此本次測試將數字水聽器的工作模式設置為中速模式，PGA 放大倍數為30 dB，將測試結果與1 級海況比較，圖9 所示為測試結果。

圖9 噪聲譜級對比圖

由圖9 可知，在0 Hz～100 Hz 范圍內，數字水聽器噪聲譜級明顯高于一級海況，可能由于噪聲測試系統的隔振不徹底引起，但在100 Hz 以上，水聽器的噪聲譜級要優于一級海況，最大處可達10 dB。

3.3 數字水聽器靈敏度測試

圖10 所示為采用自由場比較法在消聲水池測量數字水聽器的接收靈敏度示意圖，控制行走機構使發射小球換能器與數字水聽器移動至水下1.5 m處，水平相距0.5 m 的位置，標準水聽器開路電壓的測量方法亦同。 通過信號發生器產生單脈沖為正弦波，峰峰值為500 mV，脈沖周期為100 ms 的脈沖波。 根據式(13)可以計算水聽器的靈敏度。

圖10 靈敏度測量系統

式中:Ms為標準水聽器的靈敏度，ex為數字水聽器輸出的電壓信號，es為標準水聽器的開路電壓。

本次測量的靈敏度范圍為1.6 kHz～50 kHz，以1/3 倍程取頻點，測量結果如表7 所示。

表7 原始靈敏度

表7 中第5 列為根據式(13)計算出的未修正的數字水聽器靈敏度值。 圖11 為根據未修正值繪制出的數字水聽器原始靈敏度曲線。

圖11 數字水聽器原始靈敏度曲線

為使靈敏度曲線平滑，需對修正常量進行計算，現以靈敏度值-191.5 dB 為基準，對各頻點的理論修正值進行計算，結果如表8 所示。

表8 各頻點理論修正值

因數字均衡器使用的是零相位濾波器，所以在波形幅值修正上存在衰減率的影響，無法真正實現各頻段濾波器互不影響以及實現真正的單頻點修正。 因此在實際使用時，需通過不斷調整相鄰頻段濾波器的修正常量，修正至最理想的靈敏度曲線，修正后的靈敏度如表9 所示，靈敏度曲線如圖12。

表9 修正后的靈敏度

觀察表9 與圖12 可以發現，在理論修正值的基礎上，調整數字均衡器的修正常量可實現數字水聽器的靈敏度均衡。 靈敏度值基本維持在-191.5 dB 上下浮動，最大偏差為0.797 dB，參照IEC 60500 標準[5]，其靈敏度浮動優于一般的標準水聽器(±1.5 dB)。

圖12 修正后的靈敏度曲線

圖13 所示為數字水聽器接收的由發射換能器發出的8 kHz 脈沖波的實際波形與修正波形的對比。 經過修正后的波形和脈沖波的個數基本不變，而接收波形的幅值明顯增大。

圖13 實際波形與修正波形對比

4 結論

針對模擬水聽器存在的輸出信號弱、抗干擾能力差、搭建測量系統繁瑣、帶內靈敏度起伏較大的問題，本文設計了一款新型的集水聲數據采集、傳輸、存儲為一體的低噪聲、高保真數字水聽器。 在系統硬件方面，通過對關鍵器件選型，設計了一款低噪聲、高采樣精度、高聲學動態范圍的采集模塊。 考慮到數字水聽器不同的測量場景，設計了基于STM32 的大容量存儲模塊。 在系統軟件方面，基于FPGA 實現了水聲信號的采集、傳輸和存儲之間時序控制，并通過數字均衡算法實現了水聽器通帶內靈敏度的修正。 實驗測試表明，本文設計的數字水聽器系統在不同的放大倍數下采樣誤差小于1%，在128 K Sample/s 采樣率下，噪聲均方根值為9.98 μVrms，綜合性能優于現有的數字水聽器，經數字均衡算法修正后水聽器靈敏度基本維持在-191.5 dB 附近，浮動小于±0.8 dB，實現了水聲信號的高保真還原。