一種應用于SoC 的高穩定性無片外電容LDO 穩壓器

曾范洋，蔣品群，宋樹祥，蔡超波，劉振宇

(廣西師范大學 電子工程學院，廣西 桂林 541004)

隨著大規模集成電路的高速發展，電源管理模塊作為降低電池供電設備靜態功耗、延長電池使用壽命的主要部件，在現代電子設備中有著舉足輕重的地位[1-3]。而低壓差線性穩壓器(LDO)作為電源管理模塊的核心，具有結構簡單、低噪聲、小型化等諸多優點[4-6]，被廣泛地應用在現代電子設備的片上系統(SoC)中。傳統的LDO 穩壓器通常是在輸出端外接0.47～10 μF 的片外電容，以便使其具有良好的瞬態特性和穩定性[7]。但是對于便攜式的電子產品，大容量的片外電容不僅消耗了印刷電路板(PCB)的布局面積，而且芯片內部需要預留外接引腳，不能滿足高度集成化的發展需求。為克服這一問題，無片外電容型LDO被提出，并成為了當前研究的一個熱點[8]。

設計無片外電容型LDO 穩壓器的最大挑戰是在低靜態電流的情況下實現快速瞬態響應和環路穩定[9]。Hong 等[10]使用多反饋環路設計的LDO 穩壓器實現了高直流增益和寬帶寬，但電路結構非常復雜，LDO 穩定性的理論分析也變得困難。Lavalle-Aviles 等[11]設計的頻率補償模塊提高了LDO 的單位增益帶寬，但其中存在的電阻增大了片上面積。此外，為了獲得良好的瞬態特性，Yun 等[12]和李思臻等[13]設計了具有高頻濾波器或比較器的擺率增強模塊，但增加了LDO 的功耗，且其中存在的電容消耗了版圖面積。

針對上述問題，本文通過密勒電容倍增補償和零點-極點跟蹤補償技術設計頻率補償模塊，使LDO 采用較小的補償電容即可得到合適的相位裕度。此外，為了改善LDO 的瞬態響應，加入了擺率增強(SRE)模塊，能夠有效減少輸出電壓的過沖和下沖。

1 電路設計和原理分析

無片外電容型LDO 的結構如圖1 所示，主要由誤差放大器、緩沖級、功率晶體管、反饋電阻網絡、擺率增強模塊和頻率補償模塊組成。其中誤差放大器、功率晶體管和反饋電阻網絡構成負反饋環路，實現對輸出電壓VOUT的實時線性控制。當負載電流發生瞬態改變時，頻率補償模塊和擺率增強模塊能夠減少LDO輸出電壓產生的過沖和下沖，縮短穩定時間。此外，在反饋電阻網絡中加入了修調電路(TRIM)，可以對反饋電壓VFB進行微調，使輸出電壓VOUT不再隨參考電壓VREF線性變化，從而減少參考電壓偏差對LDO 輸出電壓造成的影響，使輸出電壓更加穩定、可靠。

1.1 LDO 實際電路

本文設計的無片外電容型LDO 實際電路如圖2 所示。PM0、PM5 和PM11 構成偏置電流鏡。PM1～PM4和NM6～NM9 構成誤差放大器;PM10、PM11 構成源極跟隨器，用于將誤差放大器高輸出阻抗和功率晶體管MP 的寄生電容隔離，避免形成低頻極點[14]。功率晶體管MP 和反饋電阻RFB1、RFB2構成功率級。

圖2 無片外電容型LDO 實際電路Fig.2 Circuit of actual output-capacitor-less LDO

頻率補償模塊采用密勒電容倍增補償和零點-極點跟蹤補償結合的方式。NM6 的寬長比是NM7 的kx倍，電容CM利用負載電流鏡的鏡像比例放大kx倍后等效到誤差放大器的輸出端，在LDO 的輸出端和誤差放大器輸出節點VO1之間構成補償環路。由于NM7 與差分輸入管PM1 處于同一電流支路，因此不會增加電路的靜態功耗。PM12 和PM13 的漏端與電容CZ相連，源端連接至輸入電源電壓VDD，其中PM12 的柵端與誤差放大器輸出端相連，PM13 的柵端與功率晶體管MP的柵端相連，因此兩晶體管均工作在深線性區。當負載變化引起誤差放大器輸出電壓和功率晶體管的柵極電壓發生改變時，PM12 和PM13 的漏源電阻也會隨之發生變化。通過合理設置PM12 和PM13 的寬長比，可以使其與電容CZ產生的動態零點跟蹤補償LDO 的輸出端極點。電容CE與反饋電阻RFB1、RFB2構成超前相位補償結構對電路進行零點補償，其傳遞函數可以表示為:

式(2)和式(3)表明，超前相位補償結構產生的零點zf比極點pf處在更低頻率。因此可以通過調整RFB1和RFB2的阻值來確保pf在單位增益帶寬外，zf在單位增益帶寬內，從而提高電路的穩定性。

1.2 穩定性分析

LDO 的小信號等效模型如圖3 所示，其中gm1表示誤差放大器的等效跨導;1x 為緩沖級;gmp表示功率級的等效跨導;gmb表示反饋級的等效跨導，且gmb=gnm6=kxgnm7。誤差放大器輸出端的等效電阻和電容分別是R1和C1;RZ為PM12 和PM13 的并聯等效漏源電阻;輸出端的等效電阻和電容分別是RL和CL;Rb為反饋環路的等效電阻，Rb=1/gnm7。

圖3 LDO 的小信號等效模型Fig.3 Small signal equivalent model of the LDO

根據小信號模型列寫節點電流方程為:

化簡后得到系統的傳遞函數AV(s)可以表示為:

式中:ADC為電路的直流增益;p1為主極點;z1和z2為零點;ADC，p1，z1，z2，a，b分別表示如下:

式(9)表明，電容的倍增效應使主極點p1頻率下降了kx倍，并產生了一個左半平面零點z2，提高整個環路的穩定性。此外，由傳遞函數AV(s)的分母可以看出，電路還存在兩個復數共軛極點，其固有頻率ω0和品質因數Q為:

式(14)和式(15)表明，ω0和Q受功率級等效跨導gmp的影響較大，從而能夠影響整個系統的穩定性[15]。但gmp同時和功率晶體管的寬長比相關，因此需要對LDO 電路的穩定性、版圖面積和輸出負載能力進行綜合考慮后，決定gmp的取值。

式(10)表明，零點-極點跟蹤補償結構在電路中產生了一個零點z1，由MOS 電阻阻值的計算公式可得:

式中:Io為負載電流;μp為載流子遷移率;Cox為柵氧化層單位電容;W/L為晶體管的寬長比。由式(16)可以看出，z1會隨著負載電流Io的改變而變化，通過合理設置MOS 電阻的寬長比，可以使其跟蹤補償輸出端極點。

1.3 瞬態響應分析

本文中的無片外電容LDO 擺率增強電路如圖4 所示，當負載變化時，通過控制PM16 和NM22 的導通和關斷，從而實現對LDO 輸出電壓的快速瞬態調整。其工作原理是:在LDO 輸出電壓穩定時，晶體管PM16 和NM22 均不工作，SRE 電路不影響LDO 主電路的環路穩定性，并且減小了靜態功耗。當負載電流瞬態減小時，LDO 的輸出電壓產生過沖，VFB增大，從而使SRE 電路的輸入電壓VA減小而VB增大，晶體管PM16 和NM21 開始工作。輸入電源電壓VDD通過PM16 對功率晶體管MP 的柵極電壓VG進行充電，以降低LDO 的輸出電壓。反之，當負載電流瞬態增大時，LDO 的輸出電壓產生下沖，VFB減小，從而使VA增大而VB減小，晶體管PM17、PM18 和NM22 工作。VG通過NM22 對地放電，以增大LDO 的輸出電壓。

圖4 擺率增強電路Fig.4 Slew rate enhancement circuit

2 版圖設計與仿真結果

本文設計的無片外電容型LDO 穩壓器采用0.11 μm 標準CMOS 工藝，在對電路的對稱、匹配以及噪聲隔離等多個方面進行充分的考慮后，LDO 的整體版圖繪制如圖5 所示，尺寸為261 μm×149 μm。通過Calibre 工具對所繪制版圖中存在的寄生參數進行提取，利用Cadence Spectre 仿真器完成了后仿驗證工作。

圖5 無片外電容型LDO 電路版圖Fig.5 Output-capacitor-less LDO layout

不同輸入電源電壓下LDO 的輸出電壓曲線如圖6所示。當輸入電源電壓VDD為1.3～3.3 V，最大輸出負載電流為50 mA 時，輸出電壓VOUT的穩定值為1.21 V，壓差電壓為100 mV。圖7 所示為輸入電源電壓VDD為2～3.6 V 時，不同負載條件下LDO 的線性調整曲線。當負載電流Iload=100 μA 時，LDO 的線性調整率最差，為7.625 mV/V。

圖6 不同輸入電源電壓下LDO 的輸出電壓曲線Fig.6 VOUT curve of LDO at different VDD

圖7 不同負載電流下LDO 的線性調整曲線Fig.7 Line regulation curves of LDO at different Iload

不同負載條件下的LDO 頻率響應特性曲線如圖8所示，表1 列出了其具體性能參數。當負載電流為0.1 mA 時，LDO 穩壓器的單位增益帶寬為1.93 MHz;當負載電流為50 mA 時負載電阻值最小，LDO穩壓器的增益為56.27 dB。

表1 不同負載電流時LDO 的性能參數Tab.1 Performance parameters of LDO at different Iload

圖8 不同負載電流時LDO 的頻率響應曲線Fig.8 Frequency response curves of LDO at different Iload

圖9 所示為加入SRE 電路前后LDO 的負載瞬態響應特性曲線。當負載電流以1 μs 的時間在1～50 mA之間躍變時，與未加入SRE 電路的LDO 相比，輸出電壓的下沖幅度由296 mV 減小至170 mV，減少了126 mV，下降了42.5%;過沖幅度由213 mV 減小至169 mV，減少了44 mV，下降了20.6%。

圖9 負載瞬態響應特性Fig.9 Load transient response characteristics

表2 為本文與部分參考文獻LDO 穩壓器的性能對比。從表2 可以看出，本文設計的LDO 穩壓器的主要優勢為靜態電流較低，為35 μA，滿載情況下的壓差為100 mV，提高了對電源電能的轉換效率;同時片內補償電容較小，有利于減小版圖面積，降低芯片的制造成本。

表2 本文與其他文獻LDO 穩壓器的性能對比Tab.2 Performance comparison of LDO in this paper with other literatures

3 結論

本文設計了一種應用于SoC 的高穩定性無片外電容型LDO 穩壓器。該電路通過擺率增強模塊改善了LDO 輸出電壓的瞬態響應特性，同時利用密勒電容倍增技術和零點-極點跟蹤補償技術使LDO 在不同負載下均具有良好的穩定性。后端仿真結果表明:不同負載條件下，LDO 的相位裕度均大于60°。當負載電流以1 μs 的躍變時間在1～50 mA 之間變化時，輸出電壓的下沖幅度和過沖幅度分別減少了42.5%和20.6%。仿真結果表明，本文設計的無片外電容型LDO 穩壓器補償電容小、穩定性高、靜態電流低，可為數據轉換器、振蕩器、寄存器等電路模塊提供穩定的電源電壓。