一款高增益寬帶低噪聲放大器的設計

張 博，張 帥，吳昊謙

(西安郵電大學 電子工程學院，陜西 西安 710121)

低噪聲放大器作為射頻接收機前端的核心部件，其主要作用是盡可能對系統產生少的噪聲的情況下，放大天線接收到的微弱信號。良好的噪聲性能可提高接收機的靈敏度，足夠的增益可保障放大微弱的接收信號并且抑制后級鏈路噪聲，較寬的工作頻帶可擴大接收機的動態范圍。因此高增益寬帶低噪聲放大器一直都是國內外學者研究的熱點。

針對提高低噪聲放大器的增益和拓展帶寬的研究，文獻[1]提出了三級級聯的并聯負反饋結構，在2～8 GHz 工作頻段內，輸入輸出回波損耗分別小于-8.5 dB 和-7.7 dB，增益僅大于21 dB，噪聲系數較差。文獻[2]在并聯負反饋基礎上，又在晶體管漏極附加并聯電容來實現輸入阻抗匹配并且獲得更好的增益平坦度。在2.8～5.2 GHz 工作頻段內，輸入回波損耗小于-10 dB，噪聲系數小于1.1 dB，但增益最高僅為27.5 dB。文獻[3]通過在晶體管源極加入高精度小電感以及采用RLC 并聯負反饋結構，在2～4.2 GHz 工作頻段內，輸入輸出阻抗匹配較好，但增益最高也只達到31 dB，噪聲系數小于1.5 dB。

鑒于傳統并聯負反饋結構有限的帶寬增強能力，且低噪聲放大器需要足夠高的增益放大接收到的微弱信號，抑制后級鏈路噪聲，本文在運用串并聯負反饋結構的基礎上，在共柵晶體管的柵極和地之間增加了一個柵極電容，設計了一款工作在0.5～5 GHz 三級級聯結構的低噪聲放大器。滿足了寬工作頻帶內輸入輸出阻抗匹配的同時，還保障了足夠高的增益和優良的增益平坦度。通過在共柵管的柵極和地之間增加電容可大大提高放大器在高頻處的增益，此外，放大器前兩級運用電流復用技術，大大改善了級聯電路高功耗的缺點。

1 電路設計

1.1 兩級共源結構和共源共柵結構

共源共柵結構具有高輸出阻抗的特點，可以提高放大器的增益，由于共柵管低輸入阻抗的特點，減弱了共源放大管的米勒效應，可以拓展放大器的工作頻帶。放大器的增益主要由共源放大管決定，在相同偏置條件下，共源共柵電路的增益小于兩共源管級聯的結構[4]。圖1 為兩級共源級聯結構電路圖，圖2 為共源共柵結構電路圖。

圖1 兩級共源級聯電路結構Fig.1 Two-stage common source cascade circuit structure

圖2 共源共柵電路結構Fig.2 Cascode circuit structure

(1)兩級共源級聯結構

其增益為:

式中:gm1、gm2和r01、r02分別為M1管和M2管的跨導和溝道調制效應的等效電阻;ZL為電路負載阻抗[5]。

(2)共源共柵結構

共源共柵級輸出阻抗為:

共源共柵級結構的增益為:

由(1)式與(3)式可知，相比共源共柵結構，兩級共源結構的增益更高。

1.2 電流復用技術分析

單級放大器結構很難滿足寬帶高增益性能，為實現高增益性能指標普遍采用多級級聯結構，但是放大器的功耗也會隨之增大，為解決這一問題，本文采用電流復用技術[6]在傳統共源共柵放大器的基礎上進行改進，電流復用結構如圖3 所示。在共源管M1和共柵管M2間串聯一個電感L1，靜態工作時M1、M2管共用電流，交流工作時電感處在高阻狀態，扼制了信號的導通，射頻信號經M1管放大后漏極輸出，再經電容C1耦合到M2管的柵極，進而實現兩級共源放大[7]。與傳統級聯結構相比，電流復用型級聯共源級放大電路將DC 直流偏置電流由兩級放大晶體管共享，因此在不影響增益的情況下，功耗幾乎為普通兩級級聯共源級放大電路的一半[8]。

圖3 電流復用結構Fig.3 Current multiplexing structure

1.3 帶寬拓展技術分析

寬帶低噪聲放大器設計的重點在于寬帶的匹配，且同時在寬帶內實現一個高的增益和優良的增益平坦度，共源級柵漏并聯負反饋和源極串聯負反饋可以有效地進行輸入輸出阻抗的匹配，但是犧牲了高頻增益，雖然電感可補償高頻增益，但能力有限。針對此問題本文在共柵晶體管的柵極和地之間增加一個柵極電容，提高了高頻處的增益，改善了全頻帶內的增益平坦度，以此來拓展帶寬。

(1)源級串聯負反饋結構

圖4、圖5 分別表示源極串聯負反饋結構電路圖和其小信號等效電路圖。其中L2為源極串聯電感，Cgs1為M1管柵源之間的等效電容，Cds1為M1管漏源之間的等效電容，ZL為電路負載阻抗。Zds1=1/(sCds1)，

圖4 源極串聯負反饋結構Fig.4 Source series negative feedback structure

圖5 源極串聯負反饋結構小信號等效電路圖Fig.5 Small-signal equivalent circuit diagram of the source series negative feedback structure

Zgs1=1/(sCgs1)，ZL2=sL2，s=jw。

輸入阻抗為:

增益為:

不加源極負反饋的共源級放大器的原輸入阻抗為:

原增益為:

通過分析可知，引進源極負反饋L2之后使得輸入阻抗增大，小信號增益減小。這也是通過犧牲一定的增益換取了帶寬匹配。NFmin也會隨著L2的增大而減小，但是增益會降低，為了兼顧輸入匹配和噪聲匹配，需在Smith 圓圖中找到噪聲匹配和輸入匹配最接近的點，來確定L2的值[9]。

(2)柵漏并聯負反饋結構

圖6、圖7 分別表示柵漏并聯負反饋結構電路圖和其小信號等效電路圖，Cgd1為M1管柵漏之間的等效電容，Zgd1=1/(sCgd1)。

圖6 柵漏并聯負反饋結構Fig.6 Gate-drain parallel negative feedback structure

圖7 柵漏并聯負反饋結構小信號等效電路圖Fig.7 Small-signal equivalent circuit diagram of the gate-drain parallel negative feedback structure

輸入阻抗為:

增益為:

從上述公式可以分析出，增加R1、C2、L1構成的并聯負反饋結構使得電路的輸入阻抗變小，同理輸出阻抗也將變小，同時增益有一定的折損，此結構也是通過犧牲增益來換取一定程度上的帶寬匹配。其中反饋電阻R1決定了反饋深度，對小信號增益有較大的影響，反饋電容C2的作用是隔離柵漏偏置，反饋電感L1在高頻相當于高阻狀態，可提升高頻增益，但是反饋電感在補償高頻增益以擴展帶寬的能力上有一定的局限[10]。針對反饋電感高頻增益補償不足問題，文獻[11]提出在共柵晶體管的柵極和地之間增加一個柵極電容來提升高頻增益，改善增益平坦度，拓展帶寬。

(3)柵極接地電容對高頻增益的影響

為了解決反饋電感高頻增益補償不足的問題，在共柵晶體管的柵極和地之間增加一個柵極電容C3，進一步提高高頻增益以拓展帶寬[12]。

圖8 和圖9 分別為添加柵極電容的共源共柵結構電路圖和它的小信號等效電路圖，首先分析C3對增益的影響，小信號圖中忽略了M2管柵漏之間的反饋電阻。其電壓增益為:

圖8 添加柵極接地電容的共源共柵結構Fig.8 Cascode structure with added gate ground capacitance

圖9 添加柵極接地電容的共源共柵結構小信號等效電路圖Fig.9 Small-signal equivalent circuit diagram of cascode structure with added gate ground capacitance

式中:Gm和Zout分別是電路的有效跨導和輸出阻抗;Cg是電容C3和Cgs2之和。ZA和ZB分別是節點A 和節點B 到地端的阻抗。Cg隨著C3的增加而增加，Cg的增加將相繼放大ZA和ZB，最終導致AV的增加。從公式推導中可知，增益的提升是由于C3的增加帶動Zout增加而實現的。

為了驗證上述分析，采用0.5 μm GaAs 工藝。如圖8 所示，將M2管柵漏引入并聯的電阻結構中，針對不同的C3值進行Max Gain 的仿真分析。如圖10 所示，其中M1、M2管芯尺寸均為4 μm×25 μm，R2為300 Ω。當電容從0 pF 增加到0.08 pF 時，在5 GHz 處的最大增益從16.5 dB 提高到19 dB。雖然較大的C3會導致較高的增益，但當C3較大時，輸出阻抗Zout隨頻率增加更快，高輸出阻抗使得輸出匹配網絡的設計變得困難，所以為了獲得可接收的增益和輸出阻抗匹配，需要調整C3在增益和輸出阻抗之間折中考慮。

圖10 最大增益隨C3 變化仿真曲線Fig.10 Simulation curves of maximum gain varying with C3

1.4 整體原理圖

本文設計的寬帶高增益低噪聲放大器的完整原理圖如圖11 所示。偏置電路采用雙電源供電，適合于工作在高頻段的電路，且有利于噪聲的設計，因為是增強型PHEMT 管，所以在晶體管的漏極和柵極分別加VDD和Vg以控制漏極電流，其中R3、R5、L5、L6的作用是扼制射頻信號進入直流偏置電路，減少射頻信號對偏置電路的串擾，通常R3、R5采用大臺面電阻來為晶體管提供控制電壓，C5、C9、C10、C11為去耦電容，濾除偏置電路中電源電壓的雜散。為了獲得較高的增益，電路整體采用三級級聯結構[13]，交流工作時，L1呈現高阻狀態，C7接地，共同扼制了由M1管放大后漏極輸出，即將進入M2管源極的射頻信號，此時射頻信號改變傳輸路徑，通過C1耦合到M2管的柵極，將共源共柵改進為兩級共源結構，其中M1、M2共用一路靜態電流，在提升了增益的情況下大大降低了功耗。L2作為源極負反饋電感，兼顧了第一級電路的噪聲和輸入阻抗匹配，為了獲得更好的寬帶特性，在第一級中引入L1、C2、R1組成并聯負反饋結構，改善了增益平坦度，簡化了輸入阻抗匹配，C6可以有效地控制反饋量，并且對線性度還有一定的改善。柵極電容C3可大大提升高頻增益，R2、R4作為分壓電阻來為M2管柵極提供合適的壓降。L4、C8構成級間匹配網絡，調節合適的元器件數值，將級與級之間的傳輸增益損耗降至最小[14]。末級電路采用由R6、C12構成的并聯負反饋共源級結構，在提高增益平坦度的同時，改善了輸出阻抗匹配，進一步提高了放大器的寬帶特性。

圖11 整體電路原理圖Fig.11 Schematic diagram of the overall circuit

2 版圖設計

芯片制作過程中線與線、器件與器件之間的寄生問題在很大程度上影響電路的性能，因此，在版圖設計中需要考慮器件間寄生問題。在版圖布局過程中，為了提高輸入輸出信號之間的隔離度，需嚴格將輸入輸出端口的位置放在版圖的左右兩端;為了防止電感電容之間產生諧振耦合效應，兩者之間的擺放需有一定的距離。合理的接地孔位置以及形狀可有利于散熱，減小高頻寄生效應。晶體管擺放也要統一方向。還需考慮微帶線和電阻的過流能力，防止電流太大，燒毀芯片[14]。

版圖設計除了要保證電路的性能外，還需遵循一定的設計規則。在版圖設計完成后，要進行DRC 和LVS 檢查，DRC 是設計規則檢查，目的是保證版圖設計符合芯片代工廠的設計規則，LVS 是檢查版圖和原理圖的連接關系是否一致。如圖13 為該芯片的版圖設計，面積為0.65 mm×0.87 mm。

圖12 芯片版圖Fig.12 Chip layout

3 電路仿真結果與分析

采用0.5 μm GaAs E-PHEMT 工藝以及ADS 仿真軟件，對本次設計的高增益寬帶低噪聲放大器進行聯合仿真，仿真結果如圖13～15 所示。

圖13 顯示的是S參數隨頻率變化的仿真曲線。該放大器在0.5～5 GHz 頻帶內，輸入輸出回波損耗均小于-10 dB，反向隔離度小于-40 dB，表明輸入輸出端口實現了良好的匹配，且具有優秀的反向隔離度性能。小信號增益在1.1 GHz 達到最高為36.6 dB，在3.1 GHz 處于最低為35.8 dB，全頻帶內增益平坦度為±0.4 dB，表明該電路具有較高的增益性能。

圖13 S 參數隨頻率變化仿真曲線Fig.13 Simulation curves of S-parameter varying with frequency

圖14 顯示的是噪聲系數隨頻率變化的仿真曲線。在0.5～5 GHz 頻帶內，噪聲系數小于0.9 dB，且在3 GHz 頻點處，噪聲系數達到最低為0.75 dB。

圖14 噪聲系數隨頻率變化仿真曲線Fig.14 Simulation curve of noise figure varying with frequency

圖15 顯示的是OIP3，P1dB隨頻率變化的仿真曲線。輸出功率1 dB 壓縮點在0.5～5 GHz 頻帶內最大值可達到15.4 dBm。輸出三階交調點在0.5～5 GHz頻帶內大于27 dBm，在4.3 GHz 處取得最大值為34.1 dBm，滿足一定的線性度指標要求。

圖15 OIP3， P1dB隨頻率變化仿真曲線Fig.15 Simulation curves of OIP3， P1dB varying with frequency

4 結論

本文基于0.5 μm GaAs E-PHEMT 工藝技術設計了一款高增益寬帶低噪聲放大器，利用電流復用技術，將傳統共源共柵級結構改進為兩級共源結構，整體采用三級共源結構來滿足高增益的要求。利用負反饋和添加共柵管柵極接地電容的方法有效地進行了輸入輸出阻抗匹配，提高了高頻增益，改善了增益平坦度，拓寬了帶寬。仿真結果顯示，該款低噪聲放大器在0.5～5 GHz 頻段內，增益最高可達36.6 dB，增益平坦度為±0.4 dB，噪聲系數小于0.9 dB，輸出三階交調點最高可達34.1 dBm，具有增益高、增益平坦度優、噪聲低、線性度好的特點，在射頻接收前端更好地發揮了對微弱信號的放大作用。