PXle多通道數字化儀模塊的設計

劉明軍，徐朋朋，苗繼超，唐建立

(中電科思儀科技股份有限公司，山東青島，266555)

0 引言

PXIe多通道數字化儀模塊是一款16-bit、最高250MSa/s/通道、3U、單槽、PXIe模塊儀器。產品包括4個模擬采集通道，具有觸發采集、通道同步、自動校準等功能，觸發方式支持背板觸發、外觸發輸入，最大輸入范圍為±25V，輸入阻抗50Ω/1MΩ，可提供DC～100MHz的實時帶寬。板載2GB DDR3大容量緩存數據，支持乒乓模式的數據交換。板卡采用PXI Express Gen2高速總線，利用DMA模式實現主控單元與采集單元的高速數據傳輸，開發了基于QT的軟面板及驅動程序，既保證了模塊跨平臺應用，又能獲得友好的人機界面，除了板載10MHz高精度TCXO時鐘外，板卡還允許用戶接入外部參考輸入時鐘，用戶可實現從125 Sa/s到250 MSa/s靈活采樣。

1 數字化儀模塊總體硬件設計

PXIe多通道數字化儀模塊由模擬通道板與數據采集板兩個電路板整件構成，主要包括模擬通道、時鐘與采集電路、觸發電路、數字信號處理電路（數據接收、數據存儲）、電源電路等組成。整機硬件組成框圖如圖1所示。

圖1 整機硬件原理框圖

數字化儀模塊的輸入信號經過模擬通道調理，進入A/D轉換器量化。量化后的數據經過抽取處理存入采集存儲器，CPU根據觸發系統產生的觸發信號，從波形存儲器中取出波形數據，送到顯示處理模塊，在顯示處理模塊中轉換為一定像素的顯示數據幀，并以一定的刷新速度在顯示設備上實現更新顯示，波形存儲器中的數據還可供CPU做波形參數測量、信號分析和處理時使用。

1.1 模擬通道設計

通道部分主要由四個垂直通道以及通道控制電路組成。四個垂直通道電路是完全一樣的在一個電路板上，即模擬通道板，每個通道設計有屏蔽盒，模擬通道板是可拆卸、可更換的整件，能夠獨立生產和調試。垂直通道電路整件由繼電器開關矩陣、固定衰減器、阻抗變換器、預放大器、程控衰減器、后放大器電路等組成。

圖2給出了模擬通道的原理框圖。

圖2 模擬通道原理框圖

固定增益衰減器主要將大功率的信號進行衰減，從而滿足通道垂直靈敏度的要求。阻抗變換器的主要作用是將1M歐姆的輸入阻抗配成50歐姆，減小后端寬帶放大器的直流偏置，減小后端寬帶放大器的電壓噪聲。

前置的預放大器（增益為10dB或30dB）、程控衰減器（0-20dB）、后放大器(8.86dB)，主要對不同幅度的信號進行衰減或放大，從而滿足通道垂直靈敏度1mV/div～5V/div的要求。

1.2 采集電路設計

數據采集板主要由時鐘與采集電路、數字信號處理電路、PXIe接口電路、觸發電路及DC/DC變換電路等組成。

時鐘與采集電路主要由高穩定的時鐘發生器和快速的ADC組成。時鐘發生器由頻率合成器、參考時鐘振蕩器等組成，產生的250MHz時鐘信號一分為四送給后端的4路ADC作為轉換器輸入時鐘。對于100MHz帶寬的數字化儀，要實現4個通道的數據采集，使用4片250MSa/s采樣率的ADC來實現四通道250MSa/s的采樣率。

觸發電路包括模擬觸發、數字觸發、背板觸發電路三個部分。通道觸發和外部觸發采用傳統的模擬觸發來實現；而邊沿、脈寬、邏輯、脈沖等觸發采用新型的數字觸發來實現，數字觸發全部在FPGA內部實現，數字觸發技術可以減小觸發抖動，提高觸發靈敏度；背板觸發是通過背板過來的8個觸發信號實現四個通道數字化儀的并行數據采集，這8個觸發信號是雙向的，也可以將本模塊產生的觸發信號通過背板送往其他通道，以實現多個模塊的數據采集等同步工作，背板觸發也在FPGA內部實現。

數字信號處理電路包括高速數據的接收、存儲、數字波形顯示處理等功能單元，該部分的處理速度直接決定了整機的波形捕獲率。對于100MHz帶寬，數字信號的處理需要1片高性能的FPGA來實現。FPGA完成數據的采集、存儲、波形的生成、圖像的合成、數字波形顯示、數字觸發、背板觸發與解碼以及PXIe數據通信。

1.2.1 時鐘電路設計

系統的采樣時鐘的設計要求具有高頻率、高精度、高集成度等特點，基于成本和工程進度以及小型化的考慮，我們采用單一鎖相環的頻率合成器件AD9517-4來實現設計要求，以輸出高頻率，高頻譜純度，低雜散的時鐘信號。AD9517-4是一款低功耗、高集成度、內置PLL和VCO的頻率合成器，輸出頻率范圍765MHz～2950MHz，能夠同時產生4路LVPECL差分時鐘、4路LVDS差分時鐘或8路CMOS單端時鐘共12路時鐘，其中4路250MHz、LVPECL差分時鐘用于4片AD、1路50MHz、LVDS差分時鐘用于DDR參考時鐘輸入FPGA專用管腳、1路250MHz、LVDS差分時鐘用于DDR系統時鐘作為冗余設計輸入到FPGA專用管腳、另外1路50MHz、LVDS差分時鐘用于整個模塊的系統時鐘輸入到FPGA全局時鐘管腳。

1.2.2 采集與存儲電路設計

高速的數據采集單元主要由A/D轉換器和數據處理單元等組成，如圖3所示。采集電路的核心在于ADC的選型及設計。本方案采用ADI公司的高分辨率模數轉換器，它能夠實現250MSa/s的采樣率，垂直分辨率為16位，采用1.8V、3.3V供電，2Vpp～2.5Vpp的模擬信號輸入及250Mbps數據速率的LVDS輸出，主要應用于多載波發射機、高分辨率數據采集、多模無線通信接收機、寬帶無線接入、雷達、紅外成像等領域。

圖3 采集電路設計方案

數據處理單元在FPGA中實現，FPGA選用XC7K325T系列。大容量數據存儲選用4片DDR3的MT41K256M16內存顆粒實現，內存顆粒的速率支持到1866Mb/s，4片內存數據寬度64位，等效116G的數據流，內存顆粒控制器按照50%效率計算，可實現58G的數據流。250MSa/s采樣率、16位垂直分辨率的4片ADC等效速率16G，完全能夠滿足設計要求，為了匹配通道數據采集與存儲之間的速率關系，我們將在DDR控制器設計過程中做相應的降速處理。

1.2.3 FPGA模塊設計

FPGA內部主要實現采集數據的接收、處理及波形存儲控制、數字觸發，與PXIe的通信接口、圖像合成、PXIe總線收發等，數據采集板采用1片FPGA，內部實現如圖4所示。板卡采用PXI Express Gen2高速總線，利用DMA模式實現主控單元與采集單元及主控單元與上位機之間的高速數據通信，采用×8模式與上位機之間的數據傳輸速率達到4GB/s。

圖4 FPGA 設計方案

1.2.4 模擬觸發設計

PXIe多通道數字化儀模塊觸發源包含四部分，分別為前面板輸入觸發信號、通道間的觸發信號、軟件觸發信號及來自PXIe背板的觸發信號。其中四個通道均可設置為觸發源信號供其他通道同步采集數據使用，具體來說，通道信號經過4:1視頻復用器輸出1路信號，送入運放，進行信號放大，再送入比較器進行整形，然后單端信號轉換成差分信號，最后將信號送入FPGA進行處理。

2 數字化儀模塊軟件設計

數字化儀軟件基于QT進行軟面板及驅動程序的設計開發，既保證了模塊跨平臺應用，又能獲得友好的人機界面，控制硬件電路實現模擬信號的采集、顯示、分析功能。首先它支持信號的實時采集和顯示；可以將時域信號轉換為頻域信號，并能進行特性分析；能夠對信號進行校準、處理以及保存。

QT是一個跨平臺的C++圖形用戶界面應用程序框架，它是一個面向對象的程序框架，易于擴展。QT的良好封裝機制使其模塊化程度非常高，可重用性較好，對于用戶來說使用起來非常方便。QT的API 和開發工具對所有平臺都是一致的，從而可以進行獨立于平臺的程序開發和配置。它使得跨平臺軟件編程直觀、簡易和方便。開發環境選用QT Creator 4.10.0，該開發環境完全支持Linux（32位及64位）、Mac OS X以及Windows系統，可以非常好的實現跨平臺應用，具有完整的圖形用戶界面設計功能。

數字化儀軟件采用兩級設計，底層為驅動層，上層為界面層，如圖5所示。

圖5 軟件結構圖

（1）驅動層指數字化儀板卡驅動，用來實現上位機對板卡的控制，以及進行

數據交流。控制驅動選用C++ Library模板，采用動態庫形式設計，內部采用函數格式設計，支持C、C++和C#語言，兼容32位、64位系統，支持Windows和Linux系統。

（2）界面層包括上位機軟件，主要實現人機交互，輔助用戶進行模擬信號的采集、顯示、分析。上位機軟件通過控制驅動對數字化儀板卡進行控制，使用GCC編譯器對驅動進行加載。

數字化儀軟件主界面如圖6所示。

圖6 數字化儀軟件主界面