模擬電路優化設計理論與關鍵技術研究

董晶

（山西職業技術學院，山西太原，030006）

0 引言

模擬電路主要指對模擬信號進行傳輸、變換、處理、放大等操作的電路。隨著電子技術、網絡技術的飛速普及，模擬電路的故障處理、優化策略等逐漸成為影響電子系統正常運行的關鍵。模擬電路主要分為標準模擬電路以及專用模擬電路等類型，電路中主要包括放大電路、信號運算和處理電路以及振蕩電路等，具有函數取值無限多、模擬信號具有連續性等特征，在實際的故障診斷和電路優化環節具有較大的難度[1]。如何選擇恰當的模擬電路優化方法和技術，是能否順利開展模擬電路優化設計的關鍵。因此，本文概括了模擬集成電路優化設計流程，針對模擬電路優化設計中的關鍵方法、技術等進行總結，旨在為模擬電路優化相關研究提供借鑒。

1 模擬集成電路優化綜合流程

模擬電路優化設計理論可以從多方面進行優化設計，如理論、行為設計、結構、功能等，該模擬電路優化設計理論的思想具有很好的發展前景。模擬集成電路優化綜合可以分為兩部分：物理綜合，即模擬集成電路的高層綜合，其又可以分為兩部分結構綜合和電路級綜合；結構級綜合，該綜合是將電路的撲拓結構利用數學或算法進行行為描述，然后在確定撲拓結構和使用器件的尺寸[2]。如圖1所示為模擬集成電路優化設計流程。

圖1 模擬集成電路優化設計流程

1.1 模擬集成電路高層綜合方法

傳統的模擬集成電路多采用自上而下的設計方式，而在模擬電路優化設計專業電路設計軟件平臺展開的結構級、功能級、電路級等方向的優化設計，同時這些都屬于高層綜合方式[3]。其中，要了解用戶的對電力功能、性能指標等方面的需求，然后在根據數學或算法在進行程序語言描述。

1.2 物理版圖綜合方法

物理版圖綜合方法是在高層綜合法之后進行的，它的工作主要取決于器件尺寸和工藝條件，在此基礎上才能設計出規則正確的物理版圖。它的功能包招模塊和相關器件的布局、布線等有一定的關系，并且還會涉及到一些電源和連接地點。在以往的傳統模擬單元版圖當中，主要依據過程模塊，需要先將電路版圖整體進行軟件編碼，錄入相關信息數據，然后才能生產版圖。在模擬電路優化理論中，為了得到最佳性能，電路器件尺寸的變化需要對相應的版圖結構作比較大的調整。

模擬電路優化設計的最終結果與版圖有恨到關系，所以想要得到理想的設計效果，需要認真遵循相關原則，主要為以下兩個原則，即令產生的電路盡可能滿足全部性能標準；使版圖能夠最大程度實現緊湊。這樣的措施需要定制版圖，能夠運用宏模式版圖設計策略進行操作。在進行操作處理時，應當將單個或者特定的結構租組件展開優化升級。與此同時，關注模擬期間和專門器件組。由于它們之間參數存在一定差別，所以即便是運用同組參數也會出現不同的幾何變化。例如兩個匹配的晶體管能夠用集合型、堆積型進行布置。針對系統結構出現的宏觀變化，需要針對定制板塊的某項參數單元進行實際版圖設計。為了避免生產過程中出現負面情況，需要對關鍵器件進行細心的維護。在定制模擬電路優化設計電路優化設計版圖的綜合工具中，不論處理怎樣的宏單元，都需要保證布線和放置的合理性和最優化，并且合理選擇幾何變化，運用布線進行連接。

2 模擬集成電路優化設計關鍵技術

當前的電路設計實用的軟件有很多，主要有Proteus、Altium Designer以及 Multisim等軟件。首先是Proteus軟件，這項軟件能夠進行電路圖設計、PCB布線和電路仿真。Proteus軟件分為兩個模塊，分別為ARES和ISIS模塊，ARES用來制作PCB，ISIS用來繪制電路圖和進行電路仿真。其次為Altium Designer軟件，這個軟件通過把原理圖設計、電路仿真、PCB繪制編輯、拓撲邏輯自動布線、信號完整性分析和設計輸出等技術的完美融合。最后為Multisim軟件，這個軟件可以進行電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。模擬集成電路優化設計可以通過以上軟件進行操作，可以進一步減少人為干涉，實現自動控制。當前，對軟件工具主要進行以下三方面的優化[4]。

2.1 基礎優化

在進行模擬電路優化設計時要從基礎出發，清楚的了解用戶的需求，再根據系統優化算法來制定出模擬電路優化設計的具體參數。其中，數字優化技術是最常見的一種方式，但是其存在許多問題。

（1）在設計電路時先制定好起始點，起始點是電路良好工作的基礎，如出現故障會引起人力、財力等方面的問題。

（2）輸入約束，在優化設計時要確定好該線路目標的性能。

（3）系統優化是比較繁瑣的，它包含多個部分的優化，因此時間較慢。

（4）在進行優化設計時，需要清除的了解系統和優化算法，這樣可以提高模擬電路的精確度和安全性。

（5）在進行優化設計時，需要借鑒之前模擬電路的設計經驗。

2.2 版圖優化

模擬電路的版圖優化需要從數字領域出發，通過標準單元、門陣列、參數化單元方法等來進行操作，但其受版圖因素的影響較大[5]。模擬陣列需要先設計好器械的尺寸、配置等，然后再從單個元件陣列變化到電路陣列，同時可以適當地規劃一個或更多級的互相連接設計電路。但是也容易出現一下問題：缺乏高性能模擬電路所需的設計靈活性，實現的部分較小；該設計方式中未使用到元件，同時還會浪費電路的硅片面積。

標準單元解決了硅片面積浪費的問題，它的工作是在DA的基礎上提前設計和布置好的，想要實現單元功能需要調集必需的單元然后布局和布線才能進行操作，因此硅片只用在所需單元，不會造成浪費。將其與模擬陣列相比，其周轉次數更長。并且兩者都不具備良好的靈活性，在設計靈活性受到一定的局限。雖然標準單元已經在當前的數據領域當中廣泛使用，并且取得初步成功，但是仍然會在模擬電路設計中受到限制。因為建立和維持豐富的單元庫以能提供寬范圍的最多的技術規范具有一定的難度。

另外，由于以上兩種方法都沒有切實均未考慮到制造工作可能帶來的一些影響，進而降低了實際效果。模擬參數化單元的使用需要將版圖的設計方法作為基礎，它的參數化丹玉與千標準化單元具有一定的相似度，只是其參數化單元能夠允許依據實際需求功能來定值單元，提供的靈活度主要與各個自模塊生成器的復雜程度有一定的關系。將一系列的參數進行輸入，進而生成了單元版圖代碼。通過運用這樣的方法，能夠提升電路元件值的連續性。這樣的結果是上述兩種方法不能夠達到的。但是這種方法在混合模塊拓撲與混合布局配置方面仍然會對模擬電路具有一定的限制，并且這種方法與陣列和標準單元一樣，未能充分考慮到制造工藝對其造成的附加影響。

2.3 知識優化

(1)層次式方法。

在模擬電路的優化設計過程中，每個模塊會出現一部分的混合信號。在針對數轉換器這樣較為復雜的模擬宏模塊設計過程中，通常情況會會將模擬模塊拆分成多個子模塊。這類子模塊的定義源自于初始模塊中的原始定義。完成定義的導出之后，需要將每個子模塊進行獨立設計，或者將其拆解成更多更小的子模塊。將這樣的向下層次化分解繼續操作，直至分解后的子模塊大小能夠滿足物理實現。然后將其自上而下進行綜合，隨著再由下向上的版圖實現，并且進行設計驗證。但是這個過程需要一定的制造成本，所以在進行設計驗證的時候需要保持謹慎與詳細。并且在設計內容需要保障全部設計功能都能在制造容帶差之內。如果設計過程中某一項不能滿足規定標準，便需要重新進行設計。

(2)固定拓撲方法。

這種方法主要是備用固定電路拓撲當中的計算器件合理尺寸，此類股東的器件電路拓撲與比艾丁器件尺寸大小所依據的理論都被存儲在同個知識庫里面。將知識的基礎作為出發點，固定拓撲方法會對設計靈活度造成一定的限制和約束，因為這種方法的實施是將器件尺寸當做合法設計變量，。而這種方法的另一個弊端便是當一個新的拓撲加入之后，會付出一定的代價，這是由于在相似的拓撲中出現了重復知識的低效利用。

(3)混合層次式和固定拓撲的方法。

由層次式和固定拓撲結構組合而成的系統附加了設計靈活度一拓撲更改，這樣的設定令電路庫變小，但是電路特性范圍卻得到了擴展，但是他們的靈活性步入全層次式系統。