基于VPX的高速跳頻信號接收處理平臺設計

安效君

摘要：提出一種基于VPX架構的高速跳頻信號接收處理平臺，平臺基于VPX總線技術保證并行多處理器之間高效、快速、低時延的數據傳輸。平臺軟件的動態加載實現功能重構，大幅提升對高速跳頻信號的截獲和并行處理能力。結合實際工程應用，充分利用硬件資源改進設計方案，使平臺簡單化、模塊化、適用化，經過實際工程驗證，性能優越，穩定可靠。

關鍵詞：VPX;跳頻信號;RTM

中圖分類號：TP391.4文獻標志碼：A文章編號：1008-1739（2022）02-52-4

0引言

當前通信技術的發展日新月異，跳頻、擴頻和跳擴頻結合等新體制通信信號的應用，通信頻段內的信號類型變得更加多樣，復雜多變的信號交織在一起，信號的接收處理必須適應目標信號的快速多變性，因此設計開發一種功能可重構、寬帶高速跳頻信號的新一代接收處理設備是當前通信對抗技術的迫切需求。

針對寬帶高速跳頻信號，本文提出了基于VPX的高速跳頻信號接收處理平臺的設計方法?；赩PX架構的處理平臺具備強大的數據處理能力、高性能網絡交換能力以及豐富的I/O接口能力，運用硬件多通道設計和軟件動態加載技術，增強對寬帶跳頻信號的接收能力，使平臺可以更便捷地適應信號處理的更高需求。

1 VPX總線

VPX總線是在VME總線基礎上提出的新一代高速串行總線標準[2]，可以適應對結構要求復雜、數據速率高的應用環境，而且可以滿足多核多CPU計算，以及DSP數據處理，結合高性能FPGA，是國防及航空領域應用中模塊化處理平臺的發展趨勢。VPX平臺超越了長期以來以并行總線為主的VME和CPCI平臺，VPX定義了集中式和分布式2種系統互連結構，采用基于交換開關的互連網絡，有多種串行開關協議映射在VPX中，如SRIO，PCIe，GbE等[3]，高速串行傳輸與交換技術的應用使得信號處理平臺向更高處理性能發展，在結構方面增加了模塊的堅固性要求，可以滿足對沖擊、振動、電磁輻射等復雜環境下的高可靠性要求。

2平臺設計

平臺整機設備是標準19英寸的上架設備，高度為7U，風導冷結合散熱。平臺中的模塊采用前后插互聯方式，模塊包括主控單元、處理單元、信道單元、時鐘源單元、電源單元、接口單元和采樣單元，其中接口單元和采樣單元是RTM模塊，設備通過RTM后出線[4]，平臺組成如圖1所示。

背板支持9個6U前/后插模塊槽位，1個6U VPX電源槽位，設定功率1 000 W，1～3槽位的板卡可以任意互換，4～9槽位的板卡可以任意互換，根據實際業務進行板卡的靈活配置。

3 VPX背板設計

VITA65定義了用于描述數據通道寬度：

UTP（Ultra-Thin Pipe）：是1×的鏈路寬度，由收發差分信號各1對組成;

TP（Thin Pipe）：是2×的鏈路寬度，由收發差分信號各2對組成;

FP（Fat Pipe）：是4×的鏈路寬度，由收發差分信號各4對組成。

VITA65將系統中的數據傳輸通道從邏輯上劃分為控制平面（Control Plane）、數據平面（Data Plane）、擴展平面（Expansion Plane）、管理平面（Management Plane）和公用平面（Utility Plane）?？刂破矫嬗糜趥鬏斣O備控制信息;數據平面用于傳輸應用層的高吞吐量、實時性數據;擴展平面用于相鄰槽位主從設備數據傳輸;管理平面用于智能平臺管理總線（IPMB）帶外信息傳輸通道;公共平面包括電源、復位、時鐘、槽位號、JTAG等雜散信號[4]。

背板拓撲結構如圖2所示。

SLOT1是主控模塊，SLOT2和SLOT3是數字處理模塊，數據平面和擴展平面采用FP數據通道，各1個4×的鏈路，各模塊之間數據傳輸總線采用SRIO進行數據傳輸，SRIO網絡拓撲結構為Full Mesh結構，不必設置專門的數據交換模塊，模塊內部設計有SRIO交換電路，使應用SRIO的模塊形成全互連網絡，所有的SRIO設計速度均為6.25 Gbps，可滿足任意2個模塊間高速的數據傳輸。

控制平面采用LVDS串行總線，點對點的傳輸方式，主控模塊與其他模塊之間通過2對LVDS實現控制指令的發送和接收，可以滿足主控模塊對其他模塊工作參數的控制，節省更多的高速資源用來進行高速寬帶數據的傳輸。

管理平面作為平臺硬件信息的管理和監控，采用基于I2C總線的IPMB總線。I2C總線可以連接各種外圍設備，如處理單元、信道單元、電源單元等。同一時刻，總線只能有某一主控模塊控制允許連接不同傳送速率的設備，保證設備的可擴展性。IPMB總線用于各模塊硬件信息的管理和監控，如溫度、電壓、電源狀態等。機箱管理采用通用指令，通過IPMB接口訪問智能平臺管理接口（IPMI）協議獲取機箱內所有的IPMC。

公共平面包括平臺通用時統、電源、同步時鐘等，時統和同步時鐘采用MLVDS總線。

4硬件設計

處理平臺主要有采樣單元、接口單元、處理單元、主控單元、信道單元和時鐘源單元等。其中采樣單元、接口單元采用VITA46/VITA48規范標準RTM模塊。

4.1 RTM模塊設計

后插SLOT1、SLOT2、SLOT3采樣單元和接口單元根據需要采用RTM模式，RTM與各功能模塊相耦合，采用VPX 6U標準結構，支持風冷散熱。為了減少模塊種類，降低平臺維修成本，模塊做了兼任設計，模塊定義完全兼容。RTM模塊組成如圖3所示。

模塊具備多通道采樣、接口轉換功能，根據不同功能需求，配置合適的電路，滿足平臺采樣和接口轉接功能需求。RTM模塊有設備管理總線（I2C）、公共總線（MLVDS）、數據總線（SRIO）和控制總線（LVDS）4種總線。

SLOT1接口單元的主控單元是主模塊，采用I2C總線實現從其他從模塊獲取管理信息的手段，同時本單元通過控制接口接收時統和同步時鐘，經由MLVDS分發到各個處理單元，保證平臺工作的同步，其他控制功能接口通過LVDS總線實現。

SLOT2接口單元配合前插處理單元獨立完成處理結果數據的輸出，輸出接口為網絡接口。

SLOT3采樣單元實現多路高速寬帶數據的同步采樣，通過SRIO總線經由背板傳輸給前插處理單元進行寬帶數據同步并行處理。

4.2通用處理模塊設計

主控單元和處理單元采用統一的硬件平臺———通用處理模塊。通過軟件重構，通用處理模塊可以實現數據處理和控制管理，主要由FPGA、DSP、SRIO交換和電源等電路組成。通用處理模塊如圖4所示。

SLOT1主控單元負責管理平臺各模塊的工作狀態，并根據實際工作模式完成平臺內部資源的檢測識別和管理調度。模塊中DSP選用TI公司的TMS320C6678，具有8個內核，其豐富的外設接口為用戶提供了多種可選擇的引導設備[5]，包括Flash，I2C，SPI，PCIe，SRIO，HyperLink，Ethernet等，滿足其對外圍設備的控制管理。

SLOT2和SLOT3處理單元實現高速跳頻信號通過SRIO接收同步高速寬帶數據，共同完成高速跳頻信號的偵收和測向處理。TMS320C6678集成的8個處理核，可達1.25 GHz的定浮點處理核，提供40 Gmacs定點運算和20 GFlops浮點運算能力，可以偵收處理50多個跳頻點并以76 000跳/s的速率快速跳變的脈沖信號。板載FPGA選用Xilinx公司的XC7V690T，擁有52 920個RAM資源、3 600個25×18的乘法器和693 120個邏輯資源，且通道數據率達10 Gbps以上的SRIO數量達80個，其工作速度快，主要進行采樣數據接收、寬帶數字下變頻、濾波等處理運算，然后利用內部高速SRIO來進行數據傳輸，可以滿足海量數據傳輸的要求;SRIO交換芯片IDT公司第二代RapidIO交換產品CPS-1848，有18個端口，48路全雙工串行通道，每個通道的最高傳輸速率可達6.25 GBand，最高240 Gbps持續峰值非阻塞交換帶寬，支持直通模式和存儲-轉發模式，支持單播和多播模式，支持全局路由和端口本地路由模式[6]，2塊處理單元板間和板內高速寬帶數據通過SRIO路由進行實時交換。

4.3其他處理模塊

信道單元用來實現模擬信號變頻、濾波，時鐘源單元用來給平臺提供同源的參考時鐘。二者基于OpenVPX＼VITA65標準進行設計。接口功能劃分如圖5所示。P0實現供電和系統對模塊的控制功能，其他位置用于對外模擬接口，采用背板盲插方式，可以根據實際需求配置接口。

電源單元為平臺提供符合VITA62規范的電源，為平臺提供最大1 000 W的電源。

5軟件設計

平臺一共有3片TMS320C6678、25個主頻1.25 GHz的處理核。同一單元模塊內部TMS320C6678通過1路4×SRIO與交換電路互聯，單元模塊之間有2路4×SRIO互聯，彼此之間可以通過路由交換指令和數據，通過軟件的任務管理，充分發揮各個單元模塊的并行運算和高速數據傳輸的能力。

多核任務分配采用主從方式，主核負責與外部指令和從核進行數據交互，從核負責數據處理，3片TMS320C6678分別接收一幀數據單獨完成全部處理，并行處理實現高速跳頻信號的實時處理。

6工程應用

寬帶跳頻信號工作在260 MHz的帶寬內，具有跳頻點數目多、跳速高的特點，每一個跳頻點的持續時間不足7μs，經過MSK調制后信號的3 dB帶寬約3.5 MHz，通過模擬信道單元和數字處理單元資源的合理劃分，極大減少了硬件資源的消耗，在工程上得到了廣泛的應用，高速寬帶跳頻信號接收機如圖6所示。

7結束語

VPX作為目前主流的串行總線標準，硬件平臺、平臺軟件環境組合成開放式高速信號處理平臺，加載功能軟件程序配以應用軟件，實現陣列處理、并行處理、流水處理等;平臺在總線上采用高速串行SRIO總線作為模塊間和模塊內節點間的數據傳輸通道，既保證高傳輸帶寬，又有較強的擴展性;通過多核并行處理和高速數據交換，保證了對高速跳頻信號全概率接收和實時性。

參考文獻

[1]孫高俊，丁岐鵑.基于VPX總線的雷達數據處理平臺設計[J].雷達科學與技術，2019，17（1）：99-103.

[2]汪寧.一種基于VPX架構的機載計算機的設計方法[J].電子設計工程，2019，27（19）：59-63.

[3]鄧豹，劉沖.一種高性能通用處理模塊的設計與實現[J].電光與控制，2014，21（10）：75-79，88.

[4]向巍，李牧.基于OpenVPX的寬帶交換平臺設計[J].工業控制計算機，2015，28（11）：43-45.

[5]吳沁文.多核DSP芯片C6678引導過程的研究與實現[J].現代雷達，2016，38（11）：35-39.

[6]任成喜，徐定良，梁慧.基于SRIO交換的雷達通用數字信號處理模塊設計[J].現代雷達，2017，39（3）：42-48.

3531501908237