四川工程職業技術學院電氣信息工程系 楊曉艷 施蕓
相比于傳統的二極管、可控硅整流器,單相脈沖寬度調制(Pulse Width Modulation, PWM)整流器具有高功率因素、低電流諧波、能量雙向流動等優點,已廣泛用于新能源[1-2]、不間斷供電電源(Uninterrupted Power Supply, UPS)[3-4]、電力機車牽引系統[5]等工業領域。高性能單相PWM整流器控制存在采樣、數據處理、電壓/電流環控制、占空比更新等多重任務,采用雙核DSP架構的微處理器可并行執行代碼,從而可將控制任務進行分解處理,以減小系統的控制時延,提高系統的控制精度[6]。雙核架構微處理器TMS320F28377D在混合脈寬調制[7]、絕對值光電編碼[8]等方面已有應用,可有效提高程序的運行效率。本文以TMS320F28377D為核心,實現已廣泛應用于單相兩電平PWM整流器的基于PI的直接電流控制(PI-based Direct Current Control, PI-based DCC)算法,以期提升程序執行效率,減小控制時延。
相比于單核浮點DSP架構的TMS320F28335微控制器,雙核TMS320F28377D微控制在單相PWM整流器控制方面具備的主要優勢如下:
(1)集成了兩個具備200MHz的信號處理能力32位浮點DSP核心。單核性能相比于150MHz信號處理能力的TMS320F28335,處理能力提升33%左右。兩個內核之間通過內部處理器通信(Inter-processor Communication)模塊實現信息交換。
(2)在集成單精度浮點單元((Floating-point Unit,FPU))的基礎上,增加了三角法數學單元(Trigonometric Math Unit,TMU)及Viterbi/復雜數學單元(Viterbi/Complex Math Unit, VCU-II),可讓三角運算和復雜數學運算更為快捷。
(3)每個內核均具備可編程控制律加速器(Control Law Accelerator, CLA),也稱為實時控制協處理器。CLA的運行速度與主CPU相同,可與主CPU并行執行代碼。
(4)集成4個ADC模數轉換器((Analog-to-digital Converter,ADC))可單獨設置為16位或12位模式。其中,16位模式可支持12個外部差分輸入通道,12位模式可支持24個外部單端輸入通道。
單相兩電平PWM整流器及其控制回路的拓撲結構,如圖1所示。圖中,R和L分別表示交流側等效電阻和等效電感。RL為直流側等效負載,與其并聯的是直流濾波電容Cd。四支功率開關管S1-S4用于在橋臂a和b上產生兩電平電壓。整流器的交流側電壓、電流及直流側電壓通過電壓/電流傳感器采集,經過調理電路處理后輸入微控制器。經過微控制器的處理和計算后輸出4路PWM脈沖信號分別控制功率開關管S1-S4。

圖1 單相兩電平PWM整流器的拓撲結構Fig.1 Topology of single-phase two-level PWM rectifier
基于TMS320F28377D的單相兩電平PWM整流器硬件控制電路的結構框圖如圖2所示,主要由電源供電、信號調理、PWM驅動、故障處理等幾部分電路構成。

圖2 基于TMS320F28377D的硬件控制電路結構Fig.2 Structure of control circuit based on TMS320F28377D
PWM整流器器的控制與驅動電路之間需要實現電氣隔離,供電電路先采用開關電源輸出24V直流電壓,然后通過隔離型DC-DC模塊將24V直流電壓變換為各個電路模塊所需的直流電壓。其中,DC3.3V是微控制器((Input-output,IO))端口及外圍電路的電源;DC1.2V是微控制器CPU核心電源;DC±9V是采樣信號調理電路所用運放的電源;DC15V及DC-9V為PWM驅動電路電源。
信號采樣電路對整流器交流側電壓、電流及直流側電壓進行采樣。TMS320F28377D的ADC模塊輸入電壓范圍為0~3V,與PWM整流器功率回路所需要采樣信號的幅值變化相差很大。通過電壓、電流傳感器將所需采樣信號進行比例縮小,然后輸入調理電路。調理電路是由運放構建的比例放大器,進行信號幅值的小范圍調整,最后輸入至ADC模塊。對于交流側電壓、電流采樣通道,由于采樣信號為交流信號,在調理電路中需要增加同相加法器,疊加一個直流電壓后讓輸入的采樣電壓符合要求。
TMS320F28377D的PWM模塊輸出脈沖信號為3.3V電平標準,PWM驅動電路將其轉化為可驅動功率開關的脈沖信號。常用的集成驅動芯片如EXB841、MC33153等,都具備電氣隔離,過流、過壓、欠壓等保護功能,其故障輸出端口接入TMS320F28377D的數字IO端口,可實現故障的實時響應及處理。
其他外圍電路主要包括微處理器的時鐘、JTAG調試端口、RAM/ROM存儲器擴展、按鍵輸入、顯示輸出等電路模塊,可確保控制電路系統能夠正常調試與運行。
單相PWM整流器的PI-based DCC算法具備較好的魯棒性,能實現零穩態誤差,在實際中應用廣泛。PI-based DCC算法的控制框圖,如圖3所示。其中,udc、udcref分別是直流側電壓及參考電壓;us、is分別是交流側電壓、電流;ω是us的角頻率;usα/usβ、isα/isβ分別是us、is的α-β分量;usd/usq、isd/isq分別是us、is的d-q分量。idref、iqref分別是電流環參考電流的d-q軸分量。

圖3 PI-based DCC算法的控制框圖Fig. 3 Control diagram of PI-based DCC
圖3中,電壓外環采用1個PI控制器實現直流側電壓調整。電流內環首先利用鎖相環(Phase Lock Loop, PLL)獲取us的角頻率ω,再經過廣義二階積分(Generalized Second-order Integral,SOGI)獲取us、is的正交分量usα/usβ、isα/isβ,然后通過αβ-dq變換轉換得到交流側電壓、電流的d-q軸分量usd/usq、isd/isq。通過兩個PI控制器分別對isd、isq進行調整,實現零穩態誤差控制。計算獲得的調制信號的d-q軸分量通過dq-αβ變換得到調制信號uab,將其輸入EPWM模塊后,獲得輸出的PWM調制脈沖。
PI-based DCC算法的涉及的主要任務包括:信號采樣及濾波,電壓外環控制及電流內環控制等模塊。其中,電流內環控制包括PLL、SOGI、αβ-dq及dq-αβ變換、PI控制等子任務。在單核微處理器中,所有任務需要按照優先級別順序處理。同時,還需要考慮人機接口等附加任務的影響。采用雙核微控制器TMS320F28377D編程時,可將任務進行合理分配,優化程序執行流程。
單相PWM整流器運行在高開關頻率狀態下,小功率PWM整流器開關頻率可高達100kHz,大功率PWM整流器開關頻率一般高于1kHz,電流內環的控制頻率常取開關頻率的整數倍。電壓外環輸出信號用作電流內環參考信號的幅值,在穩態下是一個直流信號,因此電壓外環的控制頻率及PLL的處理頻率可以低于電流內環的控制頻率。根據采樣定律并考慮工程實際,電壓外環和PLL的控制頻率取交流側電壓頻率的5~10倍。根據上述分析,可將電壓外環、PLL、人機接口、故障處理等任務交給一個CPU內核處理,另一個內核專注于電流內環,輸出PWM脈沖。基于雙核微控制器TMS320F28377D實現PI-based DCC算法的任務分配如圖4所示。

圖4 基于TMS320F28377D實現PI-based DCC算法的任務分配Fig.4 Diagram of task allocation for PI-based DCC based on TMS320F28377D
圖4中,內核CPU1主要負責電壓外環PI控制,PLL輸出交流側電壓角度計算,故障信息處理,人機接口交互等。其中,PLL計算、電壓環PI控制交由CLA1處理,這樣可以消除其他任務對控制算法執行的影響。內核CPU2主要電流內環控制算法實現,包括利用SOGI、αβ-dq和dq-αβ變換、d-q軸PI控制、PWM調制輸出等。其中,交流側電流的αβ-dq變換及q軸PI控制交由CLA2并行處理。在內核CPU1與CPU2之間會涉及的信號采樣值、交流電壓角度、參考電流值、系統狀態等信息,這些通過IPC模塊實現信息交互。
程序流程圖,如圖5所示。

圖5 基于TMS320F28377D實現PI-based DCC算法的程序流程圖Fig. 5 Flowchart of PI-based DCC based on TMS320F28377D
為了驗證雙核微控制器性能的優越性,將PI-based DCC算法分別在TMS320F28377D及TMS320F28355微處理器中實現,并連接dSPACE半實物仿真系統進行對比驗證。為了讓實驗結果具備可比性,TMS320F28377D和TMS320F28355的核心運行頻率統一設置為150MHz。實驗結果表明:TMS320F28355微控制器單次執行控制算法耗時約22.3μs,TMS320F28377D微控制器耗時約為17.9μs,PWM整流器的控制時延減小約19.7%。
本文研究了基于雙核DSP架構的TMS320F28377D的單相PWM整流器的數字化實現方法,給出了控制硬件電路結構,利用雙核架構微控制器的并行運行特性,對控制算法的電壓外環和電流內環控制任務進行了合理分配和優化。通過半實物仿真平臺對單核TMS320F28355和雙核TMS320F28377D的執行效率進行了對比,實驗結果表明,TMS320F28377D能有效提高程序的執行效率,減小單相PWM整流器的控制時延。