淺析射線對半導體性能的影響及錫焊料中去除射線技術的展望

唐 麗，孫紹福，張 欣，秦俊虎

(云南錫業錫材有限公司，云南 昆明 650501)

隨著集成電路制造工藝的迅猛發展，半導體芯片的特征尺寸不斷微型化并已經全面進入納米時代[1]。半導體元件尺寸的微型化，使保存數據的微控制單元的電荷量減少、對射線的耐受性也隨之下降，從而引發因輻照導致的半導體元件軟錯誤率隨之上升[2]。經研究表明，焊接材料中天然存在的鈾、釷、鉛、鉍、鈷等放射性元素會產生射線[3]，射線的輻射會導致半導體元件發生軟錯誤，在納米級制造工藝條件下，軟錯誤成為引起集成電路失效的主要原因之一[1]，并將隨著工藝的進步而不斷惡化。因此如何提高焊錫材料的純度、去除焊錫材料的放射性元素成為中國焊錫業界的有待解決的新課題。

1 射線對半導體的影響種類

1.1 單粒子效應 （SEE:single Event Effect）

在半導體邏輯器件內引起的現象是單粒子鎖定，單粒子入射產生的瞬態電流會導致設備功能性損壞。單粒子鎖定主要發生于CMOS（互補金屬氧化物半導體）器件中，單個帶電粒子入射產生的瞬態電流觸發可控硅結構使其導通,由于可控硅的正反饋特性使電流不斷增大,進入大電流再生狀態,即導致鎖定。

另外，對于像CMOS這類典型器件,當鎖定電流高達安培量級時,大電流導致器件局部溫度升高,會使器件發生永久性損壞，被稱為SEU:Single Event latch-up。在邏輯半導體中常引常發的是數據反轉現象，被稱為SEL:single Event up-set。

1.2 總劑量輻射效應 （TID:Total Ionizing dose）

荷電粒子或電磁波持續通過半導體器件而產生的累積效果，而引起電氣性能的劣化，并成為永久性錯誤，稱之為TID:Total Ionizing dose。帶正電的α射線持續通過半導體元件時，在半導體硅中會產生電離累積效應，導致半導體性能劣化，最大動作頻率下降，半導體管的漏泄電流增加，使半導體管的極限電壓發生變化，最終導致存儲數據時間縮短。

1.3 位移損傷 （DDD:Displacement Damage Dose）

進入半導體器件內的粒子，撞擊半導體的原子核，像打臺球一樣將原子核彈出的現象，稱為DDD:Displacement Damage Dose。

因α射線引起的位移損傷使晶格母體原子產生移位，晶格缺陷的產生同樣會導致半導體性能劣化，這一點與TID效應相似。但是，TID效應是因電荷發生的電氣性的劣化；而DDD是因粒子線與半導體原子的物理性碰撞而產生的機械與電氣性能劣化。例如硅太陽能電池元件中不會引起TID，但是容易發生DDD，使用產品性能發生劣化。

1.4 線性能量傳遞(LET:Linea EnergyTransfer)

以上三種效應，都是放射線進入硅半導體元件內部時產生的不良影響。放射線影響的大小，取決于放射線將多少能量給與了半導體、或者說是硅半導體元件吸收了多少放射線的能量而決定的。一般將該指標稱為線能量LET:Linea EnergyTransfer；因放射線的種類與被穿過的材料不同，LTE不同。

2 半導體對射線的耐受性弱化趨勢

軟錯誤問題的出現，是隨著半導體元器件微型化的發展而變得嚴重[4]。就存儲電路而言，電壓和芯片面積與錯誤率的發生相聯度，電壓下降和芯片的微型化使引起狀態跳變所需的LET減小，從而導致錯誤率上升。Hazucha等[1]指出，集成電路制造每前進一步，芯片中每個邏輯位的軟錯誤率將增加8%；也有研究顯示[5，6]，隨著工藝尺寸的縮減，SRAM單元的軟錯誤率不再上升而有所降低。但從整體而言，隨著半導體芯片的記憶容量與數量的增加，半導體芯片的軟錯誤的發生率呈上升趨勢[8]。

根據日本伊部氏研究機構的SRAM（靜態隨機存取存儲器）中軟錯誤的統計數據表明，半導體元件的軟錯誤發生率，22nm時代比130nm時代約增加了7倍。此外，軟錯誤中多級放大存儲單元的錯誤率在130nm時僅為10%，而在22nm時代提高到了50%。

邏輯電路的軟錯誤率一直低于存儲電路，但隨著制造工藝的不斷進步，邏輯電路中發生的軟錯誤概率也越來越大[1]。

同時，隨著近年來半導體元件向微型化的不斷發展，采用原始的確保累積電荷量的方式變得越來越困難，因此電子封裝時代的迅猛發展要求各封裝廠家從材料的源頭來解決因射線產生的軟錯誤問題，對高密度封裝中的連接用關鍵材料焊錫材料也提出了去射線化的課題。

3 各國錫焊料中去射線技術的發展現狀及發展趨勢

最早提出半導體元件發生軟錯誤問題的是以美國英特爾公司在1978年4月的國際可靠性物理討論會上發表的論點為開端[4]，逐步使封裝廠家認識并意識到α射線對封裝品質的影響。

據調查，目前日本的大多數焊料廠家已經不同程度地擁有去除α射線的工藝技術，并且已經處于逐步實現量產階段；臺灣的恒碩科技有限公司已成果研制出焊料射線的去除工藝；關于美國焊料制造商關于射線去除的研究進展開展狀況，因焊料廠家對技術的嚴密封鎖與調查渠道有限，情況不明。

因國外焊料及封裝企業對該項技術的嚴密封鎖，我國對錫焊料中的射線去除技術研究與應用尚處于起步狀態。隨著半導體產業的發展，半導體器件的可靠性不斷的面臨新的挑戰，去除射線技術成為我國國內各封裝廠家的技術新課題。

4 去除射線途徑的探究

4.1 通過結構設計降低載流子的收集效率

美國貝爾實驗室的處理方式，就是在P襯底上堆積P性外延層，在外延層上制作激活區域，并考慮使用襯底上雜質濃度高（電阻率低）的外延層。因產生的載流子壽命短，使收集效率下降；特別是在擴散位限下的區域載流子的壽命變得更短，所以對于降低載流子的收集效率是有效的。

但隨著電子元件封裝向集成化、微型化的發展，采用增加外延層來降低載流子收集效率、和屏蔽高能粒子的可操作空間是有限的。

4.2 增加表面涂阻擋層

研究表明[5]，靠近封裝材料的外層電路具有為內層電路提供屏蔽誘發軟錯誤的α粒子能力的阻擋層，可使高能粒子穿過芯片時的動能逐漸降低，能量相對較低的粒子最終會停下來。

從理論上講，在芯片表面涂覆30μm～40μm左右的某種涂料（如：聚酰亞系的有機高分子材料），是可以阻擋α射線的。但問題是涂覆30μm～40μm厚的涂層是非常困難的，而且除涂層厚度控制和加熱硬化等條件之外，各廠家也特別擔心涂覆后的可靠性問題。

4.3 提高錫焊料的純度

錫焊料作為與半導體部件直接接觸的焊接材料，其中的射線對半導體發生軟錯誤的影響的不容忽視；要解決錫焊料中射線的影響，從本質上來講，即為最大限度地提高錫焊料的純度，減少U、Th、Pb、Bi等放射線元素的含量[3]；在理論上，認為可采用區域熔煉法與吸附電解法。

4.3.1 區域熔煉法

區域熔煉法是[5]利用熔煉過程中因凝固界面具有吸附或排斥溶質的作用，使雜質在每次區熔后富集于棒料兩端，最終使棒料中部得到提純。

Pfann提出的區域熔煉提純法，使半導體及金屬材料（Te、Ce、Pb、Co）被提純，雖然該工藝存在產出效率較低的問題，但這些成功案例使區域熔煉法應用于Sn的凈化提純成為可能。

4.3.2 電解吸附法

吸附電解法是[7]將酸使原料錫浸出后，將該浸出液作為電解液，使用原料錫陽極進行電解精煉、并使雜質的吸附材料懸浮于該電解液中進行吸附電解精煉的方法。Pb和Bi都與Sn的電位接近，存在通過電解難以去除的問題，可通過懸浮于電解液中的吸附材料去除；U和Th則通過電解被去除。在該工藝中，吸附材料的選用、電解工藝材料的選用及電解工藝條件的控制為關鍵點與難點；但從理論上來講，采用該項工藝制得U和Th的含量分別在5ppm以下、Pb和Bi的含量分別在1ppm以下、α射線計數降至0.001cph/cm2級的純度為5N以上（條件是，O、C、N、H、S、P氣體成分除外）高純度錫焊料是可能的。

5 結語

（1）在納米集成電路中，軟錯誤問題的研究稱為集成電路設計的最前沿的方向[1]。半導體元件的軟錯誤問題日益突出[8]，在改進封裝設計的同時，封裝材料中互聯用錫焊料的去α射線課題迫切需要解決。

（2）從理論上來講，去除連接用錫焊料中U、Th、Pb和Bi等放射性元素、提高封裝材料的純度，采用精煉、電解及區域熔煉方式是可行的，但需要進行大量的實驗加以研究和驗證。